

1. Einführung

1.1 Zum NDR-Computer

Der NDR-Computer wird in der Fernsehserie "Mikroelektronik" aufgebaut. Mikrocomputer selbstgebaut und programmiert" aufgebaut erklärt und in Bestreb genommen. Diese Serie wird von Norddeutschem Rundfunk und vom Bayerischen Fernsehen ausgestrahlt. Es werden bald auch die Regionalsender anderer Bundesländer die Sendung in ihr Programm aufnehmen.

Zur Serie gibt es einige Begleitmaterialien, es ist daher nicht unbedingt notwendig, die Fernsehserie gesehen zu haben, um den NDR-Computer zu bauen und zu begreifen:

- Bücher:

Rolf-Dieter Klein,
"Rechner modular", ISBN 3-7723-8721-7, DM 68,-
erschienen im Franzis-Verlag, München
Bestellnummer: 10991

Rolf-Dieter Klein,
"Die Prozessoren 68000 und 68008"
Rechnerarchitektur und Sprache im NDR-KLEI
Computer ISBN 3-7723-7651-7, DM 78,-
erschienen im Franzis-Verlag, München

- Zeitschriften "mc" und "ELO" des Franzis-Verlages
- Zeitschrift "LOOP" der Firma Graf Elektronik Systeme
- Videocassetten:
lizenzierte Originalcassetten für den privaten Gebrauch. Auf diesen zwei Cassetten sind die 26 Folgen der Fernsehserie enthalten.
Systeme: VHS, Beta, Video 2000
Preise: siehe gültige Preisliste

GRAF® computer

GDP 64HS

Die monochrome Standard-graphik - Karte für den

NDR - Computer
und
MIG - Computer

Ausgabe 3

Graf Elektronik Systeme GmbH
8960 Kempten · Tel.: 08 31-6211

Inhalt

	Seite
1 Einführung	3
1.1 Zum NDR-Computer	3
1.2 Wozu dient die Baugruppe	4
2. Technische Daten	5
3 Prinzipbeschreibung	6
3.1 Blockschaltbild	6
3.2 Datenübertragung zum Monitor	9
4 Aufbauanleitung	12
4.1 Stückliste des Komplettbausatzes	13
4.2 Stückliste des Aufbausatzes	14
4.3 Aufbau Schritt für Schritt	15
5 Testanleitung	18
5.1 Erste Prüfung ohne IC's	18
5.2 Test der GDP 64k im System	18
5.3 Test und Beispielprogramme	22
Beschreibung zu den Testprogrammen	22
Alphazeichen	23
Graphik	24
Vektoren zeichnen	25
5.4 Demo für 680xx	26
Jumperstellungen	27
6 Fehlersuchanleitung	28
7 Schaltungsbeschreibung	30
7.1 Wie funktioniert die Baugruppe ?	30
7.2 Hinweise zum Monitoranschluß	40
8 Anwendungsbeispiel	41
8.1 Direkte Eingabe von Grafikzeichen	41
8.2 Beispiel als Basic - Programm	42
8.3 Beispiel in Turbo - Pascal	42
8.4 Hardcopyprogramm unter CP/M 2.2	43
8.5 Hardcopyprogramm für 680xx	48
8.6 Hardscroll - Demo für 680xx	56
9 Diverses	64
9.1 Ausblick	64
9.2 Kritik	64
10 Unterlagen zu den verwendeten IC's	65
10.1 TTL-IC's	65
10.2 Der Grafik Prozessor EF 9366	83
11 Literatur	90


1.2 Wozu dient die Baugruppe

Die Baugruppe GDP64HS ist das Bindeglied zwischen dem Mikrocomputer (SBC 2, SBC 3, CPU 680xx oder CPU Z80) und einem Monitor. Sie ermöglicht es einen Monitor mit BAS - Anschluß oder einen TTL- Monitor anzuschliessen. Nun ist es möglich Arbeitsschritte, die der Computer durchführt, auf dem Monitor anzuzeigen, Graphiken darzustellen oder Einblick in das Innere des Computers zu bekommen (Speicherbeliegung, Kontrolle der Eingaben). Die GDP64HS kann zudem noch so genannte Hardcopies erstellen, d.h. der Bildschirm wird mit Hilfe eines Druckers auf ein Blatt Papier kopiert.

Da jeder Bildpunkt auf dem Monitor ansprechbar sein muß, wird bei einer Bildebene von 256 x 512 Bildpunkten ein eigener Speicher von 16 kByte benötigt, wenn jeder Bildpunkt ein Bit beansprucht. Da aber vier unabhängige Bildebenen aufgebaut werden können, braucht man dannach einen Speicherplatz von 64 kByte. Dieser ist in 8 x 64 kBit Speichern organisiert.

In diesem Speicher wird jeweils das gesamte Bild abgespeichert und seriell alle 20 ms abgerufen (50 mal in der Sekunde); dadurch entsteht ein stehendes Bild. Die Verwaltung des Speicherbereiches (Abruf des Bildes, Refresh...) übernimmt der auf der GDP64HS befindliche Graphik-Prozessor EF 9366. Mit dem Mikrocomputer können per Datenbus Befehle übermittelt werden, z.B. Schreiben eines Zeichens, Größe des gewünschten Zeichens, Form des Zeichens, Lage und Position des Zeichens auf der Bildebene, Auswahl einer der vier Bildebenen. Dieser Prozessor ermöglicht es auch schnelle Graphik darzustellen (Blockgraphik und Vektoren). Durch Definition von verschiedenen Vektoren ist es möglich, Linien (Vektoren) in jede Richtung und in jeder Größe zu zeichnen.

Verschiedene Konfigurationen mit der GDP64HS (Bild 1):



Anhang A: Schaltplan
Anhang B: Bestückungsplan
Anhang C: Best.- Plan mit Layout, B- Seite
Anhang D: Layout Bestückungsseite
Anhang E: Layout Lötseite

2. Technische Daten

Spannungsversorgung: +5V

Stromaufnahme: 500 mA

Busformat: NDR - Bus 54-polig
ECB - Bus 64-polig

Leiterplattenformat: 160mm x 100mm (Europakarte)

Ausgang:
1.BAS (beinhaltet HS, VS und VIDEO - Signal)
und
2.TTL - Ausgang:HS, VS, VIDEO (invertierbar)

Graphik - Controller: EF 9366 (Thomson-CSF)

- kann 4 Seiten bedienen, wobei in eine geschrieben und zugleich eine weitere gelesen werden kann.
- integrierter ASCII- Zeichensatz

-Graphikbefehle

* Kurzvektoren

* Vektoren

* Blockgraphik 5x8 und 4x4

Speicher:


8 x 64k RAM (dynamisch)

sonstige Funktionen: Read Modify Write (zerstörungsfreies

Zeichnen auf dem Bildschirm)

- Hardcopy (Rücklesen des Bildschirmhaltes und Ausgabe auf einen Drucker)

- Hardscroll (Scrollen des Bildschirms mit Hilfe der Hardware, d.h. die Adressen des Bildschirmspeichers werden hardwaremäßig aufaddiert.



3. Prinzipbeschreibung

3.1 Blockschaltbild

Die Dekodierlogik mit den Adressen A4...A7, den Signalen IORQ und M1 wird benötigt, um die GDP64HS bei I/O-Zugriff von 70...7F (Graphikprozessor) und 60...6F (Seitenport, RMW=Mode, Hardcopy und Hardscroll) anzusprechen.

Die Takterzeugung stellt alle benötigten Frequenzen (Pixelclock, Clock für Schieberegister, Takte für die Adressierung der Speicher) aus dem Grundtakt von 14 MHz her.




Bild 2

Von der Haupt-CPU (z.B. von der CPU68008) wird über die Adressleitungen A0..A3 eines der 16 Register der Neben-CPU (hier EF 9366) angewählt. Soll z.B. ein Vektor gezeichnet werden, so teilt man dem Graphik-Prozessor lediglich den Anfangs- und Endpunkt mit. Die Zwischenwerte werden von ihm selbst berechnet und dann in den Speicher abgelegt.

Der interne Aufbau des Speichers wird durch den Grafikprozessor und sekundär durch die Speicherdekodierlogik organisiert. Im Speicher steht dann die Information, die später auf dem Bildschirm erscheint.

Beispiel: Wir verfolgen das Auslesen eines Bytes vom Speicher zum Monitor (z.B. 1000110)

Das Byte steht am Ausgang des Speichers und wird bei aktivierte des Signals SH/L (Shift Load, am Schieberegister) parallel in das Schieberegister eingelesen. Hier wird das Signal mit dem Punkttafel (14 MHz, CLK) verknüpft und seriell (in der Punktfolge 10001110) an den Monitor hinausgeschoben. Da jedes Bit einen Bildpunkt darstellt, werden jetzt 8 Punkte auf dem Bildschirm angezeigt. Ein dunkler Punkt entspricht einer 1 und ein heller einer 0. (ebenfalls in der Reihenfolge 10001110). Siehe Bild 3 auf der nächsten Seite.

ohne das Hintergrundbild zu zerstören.

3.2 Datenübertragung zum Monitor:

3.2.1 Prinzip der Signale HS, VS und VIDEO:

HS - Signal: (Horizontal- Synchronisation) Dieses Signal ist für die Zeilensynchronisation zuständig. Der Bildschirm wird veranlaßt, mit dem Schreiben einer Zeile so lange zu warten, bis die zu übertragende Information am VIDEO- Ausgang bereitgestellt ist. Wie der Name des Signales schon andeutet, wird das übertragen der Daten und das Schreiben der Daten auf den Bildschirm synchronisiert.

VS - Signal: (Vertikal- Synchronisation) Dieses Synchronisationsignal veranlaßt einen neuen Bildschirmaufbau, der alle 20 ms stattfindet. Der Schreibstrahl des Bildschirms fährt also von der rechten unteren Ecke in die linke Obere und wird in dieser Zeit ausgeblendet. Während dieses Vorganges kann keine Information geschrieben (also nichts auf dem Bildschirm dargestellt) werden.

VIDEO- Signal: Es besteht aus High- und Low- Signalen die die Bildinformation wiederspiegeln. Will man dieses Signal ansehen, verwendet man am besten ein Oszilloskop.

3.2.2 Monitor mit BAS = Signal:

Das BAS - Signal wird bei normalen Monitoren über eine einzige Leitung übertragen und setzt sich aus den Einzelsignalen HS + VS + Video zusammen. Die Signale HS(bzw VS) und das Videosignal stehen im Verhältnis 1 zu 2.



Bild 4

3.2.3 Monitor mit TTL-Signal z.B. IBM - Monitor:

Hier werden die Signale HS, VS und Video über verschiedene Leitungen zum Monitor übertragen. (siehe rechts, prinzipieller Verlauf der Signale ohne An- gabe der Zeiten).




Bild 5

3.2.4 Wie funktioniert ein Monitor ?

Der Monitor (Brownsche Röhre) besteht aus einer Kathode einer Fokussiereinrichtung (Wehnelt- Zylinder und Anode), Ablenkplatten für horizontale und vertikale Ablenkung und einer auf der Röhreninnenseite aufgetragenen Leuchtschicht. Von der Kathode werden Elektronen ausgesendet, die von der Fokussiereinrichtung gebündelt werden. Die Ablenkplatten sorgen in horizontaler sowie in vertikaler Richtung für die nötige Ablenkung des Elektronenstrahles, damit jeder Punkt des Bildschirms erreicht wird.

Trifft der Elektronenstrahl an der Frontseite des Bildschirms auf (auf die Leuchtschicht) so beginnt der angestrahlte Punkt zu leuchten. Der ausgesandte Elektronenstrahl muß sehr scharf gebündelt sein, um eine hohe Auflösung zu erreichen.




Bild 7

Beispiel: Eine Originalaufnahme der drei Signale HS'Í und VS und Video mit den Logik-Analyser erstellt:

Im ersten Diagramm erkennt man das VS-Signal, darunter das Signal HS und das VIDEO-Signal(VI). Wie daraus zu erssehen ist, wird während des HS-Signales keine Bildinformation geschrieben. Wird der HS-Impuls aktiv, wird in der nächsten Zeile weitergeschrieben. Das VS-Signal leitet den Aufbau eines neuen Bildes ein.

4. Aufbauanleitung

CMOS-Warnung:

CMOS-Bausteine sind hochempfindlich gegen elektrostatische Aufladung! Bewahren oder transportieren Sie CMOS-Bausteine nur auf dem leitenden Schaumstoff! Alle Pins müssen kurzgeschlossen sein.

Bitte beachten Sie hierzu auch den Artikel "Schutzmaßnahmen für MOS-Schaltungen" in unserer Zeitschrift LOOP 3.





Bild 6



4.3 Aufbau Schritt für Schritt des GDP64HS Komplettbausatzes bzw. des Aufbausatzes

Auf einer Seite der Leiterplatte steht der Hinweis "Lötseite"; auf dieser Seite wird ausschließlich gelötet. Die Bauteile sind nur auf der anderen Seite (der Bestückungsseite) aufzustecken.

Beim Einlöten der Bauelemente beginnt man am besten mit den ganz flachen Bauelementen. Bevor Sie jedoch beginnen sollten Sie sich Ihren Bestückungsdruck genau ansehen und die Bauelemente mit der Stückliste vergleichen. Eventuell fehlende Bauteile sollten Sie sofort reklamieren.

Demnach sollten Sie alle liegenden Widerstände zuerst bestücken. Dies sind die Widerstände R1 bis R11. Diese Widerstände sind durch Farbcodes zu identifizieren:

	R1	R2, R6, R7, R9	R3, R4, R11	R5	R8	R10
Widerstand	75 Ohm 1 kOhm	470 Ohm 150 Ohm	330 Ohm 220 Ohm			
Widerstandswert	75 Ohm 1 kOhm	470 Ohm 150 Ohm	330 Ohm 220 Ohm			
Farbcodes	violett-grün-schwarz braun-schwarz-rot	gelb-violett-braun braun-grün-braun	orange-orange-braun rot-rot-braun			

Der vierte Strich kennzeichnet die Toleranz und bei diesen Widerständen immer "gold".

Gehen Sie beim Einlöten der Widerstände folgendermaßen vor: Anschlußdrähte der Widerstände rechtwinklig nach unten biegen und in den entsprechenden Platz auf der Leiterplatte stecken. Achten Sie bitte darauf daß die Widerstände auf der Leiterplatte aufliegen. Auf der Lötseite sollten Sie die überstehenden Enden leicht abbiegen und dann mit einem Seitenschneider abschneiden und verlöten.

Wenn Sie die Baugruppe für den NDR-Computer aufbauen, sollten Sie jetzt die 54-polige abgewinkelte Stiftleiste bestücken. Die Stiftleiste wird als 18-polige und als 36-polige Stiftreihe geliefert. Beim Bestücken sollten Sie folgendermaßen vorgehen: Beide Stiftleisten mit abgewinkelten Enden in die vorgesellenen Bohrungen (ST4) stecken; dann die Leiterplatte umdrehen und 4 bis 5 Punkte (an den Enden und in der Mitte einige) verlöten. Jetzt sollten Sie erst auf der Bestückungsseite kontrollieren, ob die geraden Stifte der Steckerleiste parallel zur Leiterplatte liegen und ob sich zwischen den Lötpunkten "Bäuche" gebildet haben. Sollte einer dieser beiden Defekte vorliegen können Sie dies jetzt noch problemlos beheben und dann die restlichen Pins verlöten.

Ist die Steckerleiste bestückt, kommt die arbeitsintensivste Bestückung: Die IC-Sockel. Bei den IC-Sockel gibt es eigentlich nur eines zu berücksichtigen und das ist die richtige Polarisation der Sockel. Jeder Sockel ist mit einer Kerbe versehen, die Pin 1 markiert. Auf dem Bestückungsdruck ist ebenfalls eine Kerbe bei jedem IC-Sockel aufgedruckt. Diese beiden Kerben müssen übereinstimmen (siehe Abb.).

4.1 Stückliste des Komplettbausatzes GDP64HS

An- zahl	Art.- Nr.	Position im Plan	Bezeichnung	Bemerkungen
1	11229	1	Leiterplatte GDP64HS Handbuch	
1	11232	1	Sechs Inverter	
1	60082	J5	8-Bit Schieberegister	
2	60080	J1..J31	synch. 4-Bit Zähler	
1	60104	J13	4 NAND Gatter	
1	60101	J7	6 Inverter	
1	60075	J8	Dynam. RAM 64 kB	
1	60033	J11	D-Rflip FLop mit Preset	
1	60014	J16..J23	Vier OR-Gatter	
1	60137	J6	3 zu 8 Decoder	
3	60121	J3,J4,J10	25 LS 2538	
1	10806	J9	4 zu 1 Multiplexer	
1	60098	J12	74 LS 153	
2	60094	J29,J30	3 Bit Binärdekoder	
1	60115	J27	8 fach Bus Transceiver	
1	10806	J28	Graphik-Processor	
1	60118	J24	8 Bit D-Register	
1	60120	J2	74 LS 273	
2	60119	J14,J15	8-fach NAND	
1	60126	J25	4 Bit Volladdierer	
1	61126	J26	8 Bit Datenlatch	
			74 ALS 574	8 Bit Datenlatch
10	60183	SO 14	14-polige IC-Fassung	
15	60185	SO 16	16-polige IC-Fassung	
5	60187	SO 20	20-polige IC-Fassung	
1	60193	SO 40	40-polige IC-Fassung	
1	60665	R1	Widerstand 75 Ohm	
1	60621	R5	Widerstand 150 Ohm	
1	60631	R10	Widerstand 220 Ohm	
1	60643	R8	Widerstand 330 Ohm	
3	60651	R3,R4..R11	Widerstand 470 Ohm	
4	60626	R2,R6..R7,R9	Widerstand 1000 Ohm	
2	60518	RN1,RN2	Netzwerkwiderstand	
1	60958	RN3	Netzwerkwiderstand	
1	60248	C7	Transistor	
11	60239	C1...C6, C8...C12	Quarz 14.00 MHz	
1	60590	T1	BC 107	
1	60166	Q1	7-polige Stiftleiste gewinkelt	
1	60499	ST1	9-polige D-Sub-Buchse	
1	60725	ST3	ECB-Bus 64-polig oder	
1	10787	ST2	NDR - Bus 18-polig, gewinkelt und	
1	10405	ST4	NDR - Bus 36-polig, gewinkelt	
1	10406	ST4	Monitor Buchse Cinch einlötbare	
1	10097	B11		

Stecken Sie nun alle IC-Sockel auf. Achten Sie darauf, daß Sie nicht einen 14-poligen in den Platz eines 16-poligen stecken usw. Sind alle Sockel aufgesteckt, ist es hilfreich wenn Sie nach folgender Beschreibung vorgehen:

Legen Sie nun eine feste Pappe, ein Stück Holz oder etwas ähnliches auf alle Bauelemente und drehen dies unter festem andrücken der Pappe mit der Leiterplatte herum und löten von jedem IC-Sockel zwei diagonal gegenüberliegende Pins an. Bevor Sie die restlichen Pins verlöten, sollten Sie auf der Bestückungsseite noch einmal kontrollieren, ob alle Sockel richtig gesteckt worden sind und ob alle auf der Leiterplatte aufliegen.

Ein späteres Ändern macht meistens vielmehr Mühe und führt bei ungeübten Aufbauern oftmals zur Zerstörung der Leiterbahnen (Leiterbahnen werden abgerissen oder Durchkontaktierungen zerstört usw.).

Die Keramikkondensatoren C1 bis C6 und C8 bis C12 sind ungepolt; sie brauchen hier also nicht auf die Polung zu achten.

Beim Einlöten des Tantalkondensators C7 achten Sie bitte auf richtige Polung. Das "+" auf dem Kondensator muß mit dem "+" auf dem Bestückungsdruck übereinstimmen.

Beim Transistor muß auf die Anschlüsse E,B,C geachtet werden. Der Transistor hat an seinem Umfang eine "Nase". Der PIN, der dieser Nase am nächsten kommt, ist der Emitter (siehe Abb.)



Transistor von unten gesehen Bestückungsdruck

Der Transistor sollte nicht sehr tief hineingesteckt werden, da sonst die Hitze des Lötkolbens ihn zerstören könnte.

Zum Schluß werden die Buchsen und der Quarz bestückt. Beim Einlöten der BAS-Buchse BU1 ist darauf zu achten, daß diese ganz auf der Leiterplatte aufliegt. Die Buchse sollte fest aufliegen, dann erst kann sie eingelötet werden.

Der Schwingquarz ist nicht gepolt und kann somit nicht falsch herum eingelötet werden. Der Quarz kann, wenn er stehend stört auch nach folgender Abb. gelegt werden. Allerdings müssen Sie dann beim Bestücken des Haltewinkels den Quarz so legen, daß die Schraube für diesen noch Platz findet. Das Gehäuse des Quarzes darf Kontakt mit der Schraube bzw. mit Masse haben.

4.2 Stückliste des Aufbausatzes GDP64k-GDP64HS


Anzahl	Art.-Nr.	Position im Plan	Bezeichnung	Bemerkungen
1	11229			Leiterplatte GDP64HS
1	11232			Handbuch
1	60082	J5	74 LS 08	4 AND-Gatter
2	60121	J3,J4,J10	74 LS 32	Vier OR-Gatter
2	60094	J29,J30	74 LS 138	3 Bit Binärdekoder
1	60120	J2	74 LS 30	8-fach NAND
2	60119	J14,J15	74 LS 283	4 Bit Volladdierer
1	60126	J25	74 LS 374	8 Bit Datenlatch
1	61126	J26	74 ALS 574	8 Bit Datenlatch
10	60183	SO 14		14-polige IC-Fassung
15	60185	SO 16		16-polige IC-Fassung
5	60187	SO 20		20-polige IC-Fassung
1	60193	SO 40		40-polige IC-Fassung
1	60665	R1	75	Widerstand 75 Ohm
1	60621	R5	150	Widerstand 150 Ohm
1	60631	R10	220	Widerstand 220 Ohm
1	60643	R8	330	Widerstand 330 Ohm
3	60651	R3,R4..,R11	470	Widerstand 470 Ohm
4	60626	R2,R6,R7,R9	1 K	Widerstand 1000 Ohm
2	60518	RN1,RN2	8X3,3,K	Netzwerkwiderstand
1	60958	RN3	4x470 Ohm	Netzwerkwiderstand
1	60248	C7	10 uF,Tantal ELKO	auf Polung achten !
11	60239	C1..,C6, C8..,C12	100 nF	Keramikkondensator
1	60590	T1	BC 107	Transistor
1	60166	Q1	Quarz 14.00 MHz	

ein 1,75 MHz Signal messbar sein.
An J7 müssen folgende Signale zu messen sein:



Abb. Einlöten des Quarzes
Die Stecker ST1 und ST3, sowie die Jumper JMP1 bis JMP5
werden nicht bestückt. Die Jumper sind auf der Lötseite der
Leiterplatte voreingestellt.

Sollten Sie die GDP64HS für den ECB-Bus aufgebaut haben,
müssen Sie jetzt noch die 64-polige Messerleiste (ST1)
bestücken, und die in folgender Abbildung durch Pfeil
gekennzeichnete Brücke auf der Lötseite schließen.



Rückwandblech:

Wollen Sie diese Baugruppe in das Gehäuse GEH3 einbauen, so
wird ein passendes Rückwandblech benötigt. (Bitte gesondert
bestellen) #11211

Bild 8

Anschließend muß die Versorgungsspannung wieder
weggenommen und der EF 9366 eingesteckt werden. Beim
Einschalten der Spannung muß auf dem Monitor ein abgängenz-
tos dunkles Bild erkennbar sein. Es ist noch keine Bild-
information erkennbar (auch nicht vorhanden). Nur das
Syncronsignal, das der EF 9366 erzeugt, muß mit dem
Oszilloskop am BAS - Ausgang zu messen sein. Wie das Signal
aussieht, ist in Kapitel 3 unter 'Daten- übertragung' zum
Monitor zu sehen.

Anschließend sollte die Spannungsversorgung der Speicher-
bausteine J16..J23 kontrolliert werden. Jeweils an Pin 8
müssen 5 Volt anliegen (Masse liegt an Pin 16). Nach
Abschalten der Spannung können die Speicherbausteine
eingesteckt werden.

5.2.2 Bestücken der ICS und erste Tests beim Aufbausatz

Da die Ausstattung des Aufbausatzes auf die Weiterverwendung
von ICS der 'alten' GDP64k abgestimmt ist, sollten Sie diese
Schaltkreise bereithalten. Beim Entnehmen der benötigten
Größe zwei oder drei, bzw. ein Taschenmesser mit schmalcr
Klinge. Das Werkzeug wird nun vorsichtig von der Stirnseite
der ICS her in den Spalt zwischen IC und Fassung
eingeschoben. Durch die Keilform des Schraubendrehers wird
der Schaltkreis jetzt im vorderen Bereich aus der Fassung
angehoben. Durch leichte Kippbewegungen wird der
Schaltkreis vollständig ausgehebelt. Eventuell verbogene IC-
Beinen werden mit einer Flachzange geradegerichtet. Bei
Verwendung eines Taschenmessers können Sie ebenfalls
Kippbewegungen durchführen, oder nachdem die Klinge ganz
untergeschoben wurde das IC mit Drehbewegungen aus seiner
Fassung lüften.
Beachten Sie hierbei jedoch die CMOS- Warnung!

Beim Umsetzen der ICs arbeiten Sie sich bitte IC für IC durch, d.h. hier Entnehmen und dort Einsetzen. Besondere Erwähnung verdienen die ICs J1 und J31 (6-fach Inverter 7405); Im Schaltplan und im Bestückungsplan der GDP64HS werden hierfür LS- Typen vorsehen. Alternativ können anstatt der LS- Typen aber auch Standardtypen eingesetzt werden, die auf der GDP64k bereits vorhanden sind. Aus diesem Grund sind den Aufbausatz diese Bausteine nicht beigelegt worden.

Die sonstige Vorgehensweise entspricht der Testanleitung unter Kapitel 5.2.1.

5.2.3 Test im Z80-System

Sind nun alle Bausteine bestückt, kann der Test mit der Software beginnen. Setzen Sie in Ihrem Rechner nur das Grundprogramm ein, so reicht es, wenn Sie die SBC3 (bestückt mit EGRUND2), die KEY bzw. KEY2 und die GDP64HS im BUS stecken haben. Der Monitor wird mit dem Monitorkabel am Monitor und an BUL der GDP64HS angeschlossen. Nach dem Einschalten der Spannung muß nach einer kurzen Copyright Meldung das Grundmenü des Grundprogrammes erscheinen. Bleibt das Bild dunkel, so sollten Sie erst mal am Kontrastregler des Monitors drehen. Es kann nämlich sein, daß dieser am Anschlag steht und somit kein Bild kommen erscheinen kann.

Haben Sie einen Z80-Rechner mit FLOMON, so genügt es für den ersten Test die SBC3 (mit FLOMON), die KEY bzw. KEY2, eine Speicherplatte mit mindestens 64k RAM (z.B. ROA64, RAM64, RAM256, ROA256/1M) und die GDP64HS einsetzen. Schließen Sie die Tastatur an die KEY und den Monitor an die GDP64HS an. Wenn Sie jetzt den Rechner einschalten, muß das FLOMON-Grundmenü erscheinen. Wenn dieses Menü nicht erscheint, können Sie natürlich noch kontrollieren, ob der Kontrastregler am Monitor richtig eingestellt ist. Bringt dies auch keinen Erfolg, sollten Sie mit Kapitel 6 fortfahren.

5.2.3 Test im 680xx System

5.2.3.1 Test im 68008 System

Zum Test der GDP64HS im 68008-System benötigen Sie als Mindestkonfiguration eine CPU68k, eine ROA64 (mit EASS 0-3 und mindestens einem RAM 8k; eingestellt auf Bank 0), eine KEY bzw. KEY2 und eine GDP64HS. Wenn Sie jetzt die Tastatur an der KEY und den Monitor an der GDP64HS anschließen, und die Spannung einschalten, erscheint nach einer kurzen Copyright Meldung das Grundmenü des Grundprogrammes 68k. Sollte es nicht erscheinen, können Sie wiederum versuchen den Kontrastregler des Monitors richtig einzustellen. Bringt dies keinen Erfolg sollten sie mit Kapitel 6 fortfahren.

5. Testanleitung

5.1 Erste Prüfung ohne IC's Komplettbausatz bzw. Aufbausatz

Die Leiterplatte ist bis jetzt erst mit den Sockeln und mit den passiven Bauelementen bestückt. Mit diesem Aufbau wird der erste Test durchgeführt.

Zu diesem Test muß die Baugruppe in den Bus gesteckt werden. Achten Sie beim Einsticken in den Bus, daß Sie die Baugruppe richtig herum einsetzen. Ein falsches Einsticken, z.B. um ein Pin zu weit rechts kann zu Kurzschlüssen führen und kann Bauelemente zerstören.

Nach dem Einsticken der Leiterplatte muß der Rechner weiter problemlos funktionieren. Falls nein - weiter im Kapitel 6. Man mißt, ob an allen IC-Sockeln die Versorgungsspannung von +5V ankommt. Dabei liegt bei Standard-TTL-Bausteinen jeweils am letzten Pin einer Fassung (z.B. bei 14-poligen an Pin 14, bei 16-poligen an Pin 16, bei 20-poligen an Pin 20), die Versorgungsspannung von +5V. 0V bzw. Masse liegt jeweils auf dem letzten Pin der ersten Reihe (bei 14-poligen auf Pin 7, bei 16-poligen auf Pin 8, bei 20-poligen auf Pin 10). Achtung!: Bei den RAM-Bausteinen sind die Plus- und Masse-Anschlüsse genau andersrum (+5V liegt an Pin 8 und GND liegt an Pin 16). Beim Graphik-Prozessor EF 9366 liegt Masse auf Pin 20 und +5V auf Pin 40 (siehe auch Kapitel 9).

Liegt die Versorgungsspannung +5V und 0V (Masse, GND) an den richtigen Pins an, dann können die IC's eingesetzt werden. Dabei muß auf die Richtung der IC's geachtet werden. Die Markierung auf dem IC muß mit der Kerbe in der Fassung übereinstimmen.

5.2 Test der GDP64HS im System

5.2.1 Bestücken der ICs und erste Tests beim Komplettbausatz

Sie können jetzt alle ICs einstecken. Bitte achten Sie darauf, daß Sie die ICs richtig herum einstecken. Die Kerbe auf dem IC muß mit der Kerbe am Sockel bzw. auf dem Bestückungsdruck übereinstimmen. Kontrollieren Sie lieber doppelt, denn wenn ein IC falsch herum eingesteckt ist, ist es garantiert 'tot'.

Haben Sie ein Oszilloskop und wollen die Baugruppe Schritt für Schritt testen, so können Sie auch nach folgender Beschreibung vorgehen:

Zuerst wird nur das IC J11 eingesteckt (IC zur Taktzeugung). Wird die Leiterplatte nun auf den Bus gesteckt, muß an J11/8 eine Taktfrequenz von 14 MHz zu messen sein. Wenn dieser Takt anliegt können die restlichen IC's bis auf den EF 9366 (J28) und die Speicherbausteine J16..J23 hineingelegt werden; aber nicht bei angelegter Spannung !!! Wird danach die Spannung wieder angelegt, muß an IC J28/1

demoprogramm alpha

5.2.3.2 Test im 68000-System

Zum Test der GDP64HS im 68000 System benötigen sie folgende Mindestkonfiguration: Eine CPU68000, zwei ROA64K (mit EG68000 ODD und EVEN; auf Bank 0 eingestellt), eine KEY bzw. KEY2 und die GDP64HS. Dabei ist zu beachten, daß eine ROA64 auf der "ODD"-Seite (ungeerde) der CPU68000 steckt, und die andere auf ROA, die KEY und die GDP64HS auf der "EVEN"- Seite gesteckt sein muß (siehe auch CPU68000 Handbuch Seite 5 unten). Nachdem Sie die Tastatur (an die KEY) und den Monitor (an die GDP64HS an BUL) angeschlossen haben, können Sie den Rechner einschalten. Es muß nun das Grundmenü des Grundprogrammes erscheinen. Bleibt der Bildschirm dunkel, sollten Sie den Kontrastregler des Monitors noch einstellen; dieser könnte am Anschlag sein und daher kein Bild zeigen. Bleibt auch dies ohne Erfolg, können Sie mit Kapitel 6 fortfahren.

```
*****EF 9366 Testprogramm RAKU 3'87*****
```

0070 8800' 3E F0	0060 8802' D3 60	start: ld a,0F0h	out (seite),a	; Seite 3 verwenden	waiten bis GPF fertig
8804' CD 8839'	8807' 3E 06	call wait	;Warteschleife aufrufen		
8809' 03 70		ld a,6	;PEN down		
		out (gpf),a	;PEN-Mode		
		call wait	out (gpf+1),a		
		ld a,1h	;Zeichen A laden		
		out (gpf),a	;und ausgeben		
		call wait	;Harteschleife aufrufen		
		ld a,3	* 15 (Zeichen gross)		
		out (gpf+1),a			
		ld a,42h	;Zeichen B laden		
		out (gpf),a	;und ausgeben		
		call wait	;Harteschleife aufrufen		
		ld a,11h	* 1 (Zeichen klein)		
		out (gpf+1),a			
		ld a,43h	;Zeichen C laden		
		out (gpf),a	;und ausgeben		
		;	Verzögerung		
		ld bc,2222h	;	z.B. 2222 ma	durch laufen
		wsch!:	dec bc	;	Schleifenanfang
			ld d,0ffh		;innere Schleife
			er: dec d		
			jr nz,er		
			ld a,b		
			or c		
			jr nz,wsch!		
		;	Harteschleife		
		wai:	in a,(gpf)		
			and 4		
			jr z,wai		
			ret		

END

Zum Test der GDP64HS im 68020 System benötigen Sie folgende Mindestkonfiguration: CPU68020, vier ROA64K mit EG68020 auf Bank 0 eingestellt, eine KEY bzw. KEY2 und die GDP64HS. Auch bei dieser Konfiguration sollten Sie darauf achten, daß Sie die Baugruppen an die richtige Stelle im Bezug auf die CPU68020 stecken (siehe hierzu im CPU68020 Handbuch Seite 8). Wenn Sie jetzt die Tastatur (an die KEY) und den Monitor an die GDP64HS (an BUL) anschließen, muß das Grundmenü des Grundprogrammes 68k auf dem Bildschirm erscheinen. Sollte kein Bild erscheinen, sollten Sie den Kontrastregler des Monitor noch einstellen; ist dieser nämlich am Anschlag, kann kein Bild erscheinen. Bringt dies aber auch nicht den erhofften Erfolg sollten Sie mit Kapitel 6 fortfahren.

```
*****EF 9366 Testprogramm RAKU 3'87*****
```

8839' D8 70	8838' E6 04	;	Warteschleife		
8830' 16 FF	8832' 15	wai:	in a,(gpf)		
8833' 20 FD	8835' 78		and 4		
8836' B1	8837' 20 F6		jr z,wai		
			ret		

demoprogramm graphik

5.3 Beispiel und Testprogramme:

Beschreibung zu den Testprogrammen:

1. Beispiel:(Buchstaben, laufähig ohne Flomon)

Ist das Bit 2 des Registers 70h auf 0, so darf kein Kommando an die GDP gegeben werden, da diese dann beschäftigt ist. Man muß also vor jeder Befehlausgabe oder jedem Umsetzen eines der anderen Register darauf warten, daß dieses Bit auf eins liegt. (Siehe auch 'Warteschleife' 'wail'). Im Programm: Aufruf der Warteschleife durch 'call wail'.

```
.780
;*****7FICHENPROGRAMM***** raku 3/8/
;*****
```

0000	cr	equ	0dh	:Return -taste
00060	seite	equ	60h	;Seitenadresse
00024	system	equ	00005h	;Systemadresse
0024	stop	cqu	'\$'	;ende Eingabelliste
		org	8800h	
88000'	AF	start:	xor a	
88001'	D3 60		out (seite),a	
				;verwendet
8803'	11 8820'	ld de,al		;inlesen der Liste
8806'	CD 880C'	call string		;ausführen
8809'	C3 8812'	jp eingabe		;inp :eingabe rufen
880C'	0F 09	string:	ld c,0h	
880F'	CD 0005		call system	
8811'	C9		ret	
8812'	31 f1	eingabe:	ld a,0fh	
8814'	51		ld e,a	;Harten bis
8815'	01 06		ld c,6h	;eine Taste
8811'	CD 0005		call system	;gedrückt wird
881A'	1F 00		cp 0h	
881C'	CA 8812'		jp 7,:eingabe	
881F'	C9		ret	
8820'	1B 1B 47 00	al:	db 1bh,1bh,'G',cr	;Zeichenliste (Gratiknotus)
8824'	5A 01		db '7',cr	;Bildschirm töschen
8826'	4D 20 31 30		db 'M 100 100',cr	;Anfangspunkt setzen
8827'	30 20 31 30			
8830'	52 20 35 30		db 'R 50 50',cr	;Rechteck zeichnen
8834'	20 35 30 00		db 'O 0 30 0 360',cr	;Kreis zeichnen
8838'	4F 20 33 30			
883C'	20 33 30 20			
8840'	30 20 33 36			
8844'	30 00		db 'B hallo',cr	;hallo schreiben
8846'	47 20 48 61			
884A'	6C 61 00		db 'X 0',cr	;Rücksprung
884F'	53 20 30 00		db 'A',stop	; zum Alpha -Modus
8852'	41 24			

Wird der Wert 6 an die GDP geleitet, so erfolgt 'Bildschirm Löschen' und es kann die Ausgabe beginnen.

Zuerst wird der Buchstabe 'A' in gewohnter Größe geschrieben. Ohne an 73h bewirkt 'Groß -Schreibung'. Das Zeichen 'B' wird groß auf dem Bildschirm dargestellt. Danach wird wieder auf Kleinschreibung umgestellt (11h nach 73h), und es wird der Buchstabe 'C' geschrieben.

Die Verzögerung gestattet es, das Bild eine Weile anzusehen, bevor wieder ins Betriebssystem zurückgesprungen wird.

2. Beispiel:(Figurenzeichen mit FLOMON)

Dieses Programm zeigt das Zeichnen verschiedener Figuren auf dem Bildschirm.

Mit dem Befehl 'ld de,Al' wird die unter 'Al' stehende Information eingelesen und mit 'call string' zur Ausführung gebracht. Mit der Routine 'Eingabe' wird auf einen Tastendruck gewartet. Was die einzelnen Zeichen hinter db.. bedeuten ist dem Programm zu entnehmen.

3. Beispiel:(Vektoren mit FLOMON)

Das dritte Beispiel zeigt die Darstellung von Vektoren, die zu einem sternähnlichen Gebilde zusammenfügt werden. Die Befehle 'clrall' und 'wait' sind FLOMON- Befehle ;ihre Sprungadressen werden am Programm Anfang definiert. 'clrall' löscht alle Bildschirmsseiten und 'wait' führt genau das aus, was im vorigen Beispiel in der 'wail' Routine stand.

Zunächst werden die X und Y Register geladen (=Anfangspunkt Bildschirmmitte), der Schreibstift gesetzt (PEN down) und die Richtung, in der gezeichnet werden soll, festgelegt.

Das Ganze wird in der Schleife 'LOOP' abgearbeitet, die durch incrementieren von b die Zeichennrichtung ändert.

5.4 Jumperung der Baugruppe

demoprogramm vektoren

Auf der Baugruppe sind die Jumper JMP1 bis JMP5. Alle diese Jumper sind voreingestellt und müssen bei Standardkonfigurationen auch nicht geändert werden. Hier nun die Beschreibung der einzelnen Jumper:

JMP1: Damit wird in Verbindung mit JMP2 und JMP3 auf den Betrieb mit dem EF 9367 umgestellt. Dabei ist jedoch der 14 MHz- Quarz gegen einen 12MHz- Quarz auszuwechseln.
In der voreingestellten Position von JMP1 wird der EF 9366 bedient.
Beim Einsatz des Videoprozessors EF 9367 ist eine Hardcopy- Funktion bis auf weiteres nicht möglich.

JMP2: JMP2 dient zur Umstellung der Auflösung der GDP64HS. Die Standardauflösung liegt bei 256 x 512 Bildpunkten. Legt man diesen Jumper um, kann man auch mit einer Auflösung von 512 x 512 Bildpunkten im Interlace-Modus (Zeillensprungverfahren) arbeiten. Allerdings kann dies nur mit dem Graphikprozessor 9367 durchgeführt werden. Außerdem gibt es für diese Auflösung eigentlich keine Software, da das Flimmern des Interlace Modus wohl meistens als störend empfunden wird.

JMP3 JMP3 dient nur dazu einzustellen, welcher Graphikprozessor verwendet wird (9366 oder 9367). Voreingestellt ist der 9366.

JMP4: JMP4 ist in drei Abschnitte aufgeteilt. Die Oberen 2 Brücken dienen zum Invertieren des Videosignales. Die Brücken 3 und 4 dienen zum Invertieren des HSync-Signales und die Brücken 6 und 7 zum Invertieren des VSync-Signales.

JMP4

o 1 o	0 12A'	CD F055	call wait	call wait
o 2 o	0 12D'	78	ld a,b	ld a,07eh
o 3 o	0 12E'	D3 70	out (gdp+1),a	out (gdp+11),a
o 4 o	0 130'	CD F055	call wait	call wait
o 5 o	0 133'	3F 45	ld a,0ffh	ld a,0ffh
o 6 o	0 135'	D3 75	out (gdp+9),a	out (gdp+9),a

Videosignal invertiert:
Videosignal nicht invertiert: 1 gebrückt, 2 offen
HSYNC invertiert: 2 gebrückt, 1 offen
HSYNC nicht invertiert: 3 gebrückt, 4 offen
VSYNC invertiert: 4 gebrückt, 3 offen
VSYNC nicht invertiert: 5 gebrückt, 6 offen
6 gebrückt, 5 offen

JMP5: JMP5 dient lediglich dazu, das VSYNC-Signal auf den INT zu legen. Dieser JMP ist natürlich offen. JMP5 wurde vorgesehen, um einen definierten Interrupt von 20 ms erzeugen zu können. Dies ist eventuell für Multitasking-Aufgaben interessant. Sonst bleibt dieser Jumper immer offen.

```
;***** Demoprogramm Vektoren ***** ;* raku 3'87 * ;***** .z80
;***** gdp equ 70h ;BASIS
;***** seite equ 60h ;Seitenadr.
;***** clrl1 equ 0f040h ;81dtschirmseiten löschen
;***** wait equ 0f055h ;Warten
;***** system equ 00005h ;Systemadresse
;***** org 0100h

;***** start: call clrl1
;***** call wait
;***** ld a,010h
;***** out (seite),a ;Hier wird Seite 1 verwendet

;***** ld b,23
;***** ld c,32
;***** loop:
;***** call wait
;***** ld a,5
;***** out (gdp),a

;***** call wait ;Warteschleife aufrufen
;***** ld a,07eh
;***** out (gdp+11),a ;Y-Register low

;***** call wait ;Warteschleife aufrufen
;***** ld a,0ffh
;***** out (gdp+9),a ;X-Register low

;***** call wait
;***** ld a,3h
;***** out(gdp+1),a ;pen down

;***** call wait ;Warteschleife aufrufen
;***** ld a,b
;***** out (gdp),a ;Richtung festlegen

;***** call wait ;Warteschleife aufrufen
;***** ld a,45h
;***** out (gdp+5),a ;laenge X-Richtung
;***** inc b
;***** ld a,b
;***** sub c
;***** jr nz,loop
```

6. Fehlersuchanleitung

```
0143' 3E FF eingabe:lda,0ffh  
0145' 5F \d e,a  
0146' 0E 06 \d c,6h  
0148' CD 0005 call system  
014B' FE 00 cp 0h  
014D' CA 0143' jp z,eingabe  
  
END
```

Sollte Ihre Baugruppe bei den in Kapitel 5 beschriebenen Tests nicht funktionieren, so heißt es jetzt systematisch auf Fehlersuche zu gehen.

Wir wollen Ihnen nun ein paar Vorschläge machen, wie eine systematische Fehlersuche mit und ohne Oszilloskop vor sich gehen kann:

6.1 Mögliche Fehler und ihre Behebung

Zum Schluß hier noch ein kleines Programm, welches auf 680xx-Systemen läuft:
In diesem Beispiel wird von den Befehlen 'hebe', 'senke', 'drehe' und 'schreite' Gebrauch gemacht.
Zuerst wird die Schildkröte bei $x = 50$, $y = 50$ positioniert, Richtung nach oben. Dann schreitet sie 50 mal schreibend nach oben, hebt an, schreitet 50 mal ohne zu schreiben, wird gedreht und schreibt weiter.

```
;*****  
; Demo- Programm (Schildkroete)  
; fuer 680xx- Systeme  
;  
move #50,d1 ;setzen bei 50/50  
move #50,d2 ;Richtung nach oben  
move #90,d3  
jsr $set  
  
move #100,d0 ;50 * schreiten und zeichnen  
jsr $schreite  
  
move #-45,d0 ;um 45 Grad drehen  
jsr $drehen  
jsr $senke ;Schreibstift absenken  
move #50,d0 ;50 * schreiten und zeichnen  
jsr $schreite  
  
move #-45,d0 ;um 45 Grad drehen  
jsr $drehen  
move #50,d0 ;50 * schreiten und zeichnen  
jsr $schreite  
rts
```

Zum bisher verwendeten Baugruppen in Ordnung? (Funktionierte das System ohne die Baugruppe GDP 64K?)

6.1.1 Sind die Jumper richtig gesteckt?
6.1.2 Sind die Jumper richtig gesteckt?
6.1.3 Machen Sie zuerst eine Sichtprobe. Können Sie irgendwo auf Leiterplatte unsaubere Lötstellen (zuviel Lötzinn, manchmal zieht das Lötzinn Fäden) erkennen, die eventuell einen Kurzschluß verursachen könnten? Dann müssen Sie diese Lötstellen nachlöten und die unzulässige Verbindung beseitigen.

6.1.4 Haben Sie auch alle IC's richtig herum und am richtigen Platz eingelötet? (Vergleiche mit Bestückungsplan)

6.1.5 Sind alle gepolten Bauteile (Elkos, Dioden, usw.) richtig herum eingelötet?
6.1.6 Haben Sie auch keine Lötstelle vergessen zu löten?
(sehen Sie lieber noch einmal nach)

6.1.7 Sehen Sie irgendwo "kalte" Lötstellen? Kalte Lötstellen erkennt man daran, daß sie nicht glänzen, sie sind im Vergleich mit richtig gelöteten Lötstellen trübe.
6.1.8 Haben Sie auch nicht zu heiß gelötet?
Wenn der Lötkolben zu heiß eingestellt ist und (oder) Sie zu lange auf der Lötstelle bleiben, dann kann es passieren, daß sich die Leiterbahnen von der Platine lösen und Unterbrechungen bilden. Ferner kann es auch passieren, daß Durchkontaktierungen unterbrochen werden, oder daß Bauteile durch zu heißes Löten zerstört werden.

6.1.9 Nehmen Sie alle IC's aus ihren Fassungen. Schauen Sie sich beim Herausnehmen die IC-Füßchen genau an. Manchmal sind Füßchen umgeknickt oder steckten daneben. Nehmen Sie sich die Layouts zur Hand und kontrollieren Sie alle Leiterbahnen, mit einem Durchgangsprüfer oder mit einem Ohmmeter auf Durchgang. Bereits kontrollierte Leiterbahnen können überprüft werden, auf dem Layout mit Bleistift durchstreichen oder mit Farbstiften nachziehen.

6.1.10 Prüfen Sie die Versorgungsspannung mit einem Digital-Voltmeter (am Bus +5V, nicht am Netzgerät, da am Kabel bei starker Belastung bis zu 0,5V abfallen können). Toleranzen von $+/- 5\%$ also von 4,75V bis 5,25V sind erlaubt. Falls die Spannung zu gering ist, prüfen Sie, ob die Verbindung vom Netzteil zum Bus mit ausreichend dickem (mind. 2 mm Quadrat) Kabel erfolgt ist. Gegebenenfalls müssen Sie Ihren Netzteil nachregeln. Vorsicht: nie über 5,1V nachregeln, da sich auf einigen Platinen 5,1V Zenerdioden befinden, die ab 5,1V durchschalten, was entweder zum Zusammenbruch Ihrer Versorgungsspannung führt oder die Zenerdiode bis zur Zerstörung erhitzt.

Übrigens: Wir empfehlen 5,05V.

Wenn Sie alle Leiterbahnen kontrolliert und nichts gefunden haben, dann ist die Wahrscheinlichkeit groß, daß ein Bauteil defekt ist.

Wenn Sie einen Prüfstift oder ein Oszilloskop haben, dann können Sie jetzt überprüfen, ob an den jeweiligen Ausgängen die richtigen Signale anliegen. Welche Signale wo anliegen müssen, können Sie aus der Schaltungsbeschreibung und aus dem Schaltplan entnehmen.

Falls Sie keine Moßergeräte haben, dann müssen Sie alle Bauteile systematisch austauschen, bis Sie das Defekt gefunden haben. Verwenden Sie dazu eventuell eine zweite Baugruppe (die eines Freundes oder eines Bekannten).

Sollten Sie gar nicht zurande kommen, hilft Ihnen unser Pauschal-Reparatur-Service, dessen Bedingungen Sie der Preisliste entnehmen können.

den. Man kann z.B. im Hintergrund schreiben, also Les- und Schreibseite verschiedenen wählen, oder man kann die Seiten wechselseitig hin und herschalten, um zwei Seiten quasi gleichzeitig sichtbar zu haben. Die Seiten können synchron (nach einem VSYNC-Signal) oder asynchron (zu einem beliebigen Zeitpunkt) umgeschalten werden.

Damit es hierbei nicht zu Kollisionen kommen kann, dient J12, ein 2 mal 4 zu 1 Multiplexer, als Umschalter für die Videospeicherseiten (je 16kB). Zunächst sei die Brücke (Jumper) JMP2 auf der Stellung '9366' (Ist auf der Platine bereits realisiert). Damit ist nur der obere Teil des Multiplexers (J12) maßgebend. J12 erzeugt mit seinen Ausgang 1Y (J12/7) das jeweils höchswertige Adressbit A15 bzw. A7 der gemultiplexten Adresse, deren Wichtigkeiten von der gewählten Seite abhängig sind. Abhängig von der Information an den Select-Eingängen A und B (J12/14,2) wird einer der Eingänge 1C0...1C3 (J12/6,5,4,3) auf den Ausgang 1Y (J12/7) durchgeschaltet, die logischen Pegel an den Eingängen 1C0 und 1C1 (J12/6,5) bestimmen die Seite, aus der gelesen werden soll, 1C2 und 1C3 (J6/4,3) definieren die Schreibseite (vgl. auch obige Abbildung). Die Taktaufbereitungslogik (J8 und J7) sorgt dafür, daß die Adressbits im für die Speicher richtigen Timing erzeugt werden.

Bild 9 zeigt beispielweise folgende Betriebsart: Auf Seite 1 einschreiben und die Seite 0 auslesen. Die Signale S153/1C0 und S153/1C1 liegen auf low (entspricht Seite 0). Das Signal S153/1C2 liegt auf high und S153/1C3 liegt auf low, somit ist Seite 1 zum Boschreiben angewählt. In der ersten Hälfte des Timingdiagrammes ist BLK (Signal S153/B) aktiv, d.h. der FF9366 ist mit der Bildausgabe aus Speicherseite 0 beschäftigt. Das Signal S153/1Y repräsentiert die Adressleitungen A15 bzw. A7, jenachdem ob eine Spaltenadresse oder eine Zeilenadresse ausgegeben wird. A15 bzw. A7 sind hierbei erwartungsgemäß low. In der zweiten Hälfte des Timingdiagrammes (Bild 9) ist die Leitung BLK (Signal S153/B) unwahr geworden; es wird in die DRAMs eingeschrieben. Man erkennt, daß Signal S153/1Y seine Polarität wechselt: Wenn die fallende Flanke von RAS auftritt (geschieht ca. 150ns vor CAS), das sind rund 100% der Zeitdauer von CAS) ist A15 low und bei CAS ist A7 high. A15 und A7 sind aber ja ein- und dasselbe Signal (hier S153/1Y). Signal RAS wurde hierbei nicht explizit aufgenommen, da es ja acht dieser Leitungen gibt.

7. Schaltungsbeschreibung

7.1 Wie funktioniert die Baugruppe?

Das Herz der GDP64HS ist der Graphik Display Processor EF 9366 für 512 mal 256 Bildpunkte. Es könnte aber auch der EF 9365 oder der EF 9367 verwendet werden, dazu müssen aber die Brücken JMP1, JMP2 und JMP3 verändert werden. Standard ist die Bestückung mit dem EF 9366, auf den auch die gesamte Software abgestimmt ist.

Der GDP J28 ist an den Datenbus und an die Adressbits A0...A3 angeschlossen. Die vier Adressbits bewirken, daß eines der 16 GDP-Register ausgewählt wird. Über den Datenbus kann dann in das gewählte Register geschrieben bzw. vom gewählten Register gelesen werden. Der Datenbus des Graphikprozessors ist außerdem noch durch einen bidirektionalen Treiber (J27) vom Systemdatenbus getrennt, der nur dann aktiviert wird, wenn auf ein Register des GDP zugegriffen wird (Portadressen 70h bis 7Fh). Die Richtung des Datentransfers wird durch das R&B-Signal festgelegt (J27/1).

Die Ausdekodierung der Adressen 70h bis 7Fh übernimmt der 3 zu 8 Dekoder (J30). Wird eine Portadresse 70h bis 7Fh angesprochen, so wird die Ausgang 7 (J30/7) aktiviert (Low). Dieser Ausgang steuert die Enable-Eingänge des Graphikprozessors (J28/17) und des bidirektionalen Treibers (J27/19).

Die Ausdekodierung der Adressen 60h und 61h übernimmt zum Teil auch der 3 zu 8 Dekoder 74151138. Der Ausgang Y6 (J30/9) wird aktiviert, wenn eine Adresse von 60h bis 6Fh angesprochen wird. Die Selektion der Adressen 60h und 61h aus diesen 16 Portadressen übernimmt der zweite 3 zu 8 Dekoder (J29). An dessen Ausgang Y0 (J29/15) liegt dann ein Low-Signal an, wenn auf Port 60h zugegriffen wird. Der Ausgang Y1 (J29/14) wird aktiv (Low), wenn auf Port 61 zugegriffen wird. Soll z.B. auf Port 60 (Seiten- und RMW-Port) geschrieben werden, so wird der Ausgang J29/15 low, ebenso ist das Signal -WR low. Dadurch wird der Ausgang des ODER J3/0 low, was das Latch J24 dazu bewegt neue Daten aufzunehmen. Mit dem Inhalt dieses Latches kann die Schreib- und Leseseite eingestellt, sowie das Steuerbit für RMW gesetzt werden (siehe Abb.).

! 7 ! 6 ! 5 ! 4 ! 3 ! 2 ! 1 ! 0 !

RMW -----

----- Beseseite 0 bis 3

----- Schreibseite 0 bis 3

RMW: Bit 0 = LOW RMW nicht aktiviert

Bit 0 = HIGH RMW aktiviert

Die Schreib- und Leseseite kann universell eingestellt werden




Bild 9

Seitenanwahl und Adressbiterzeugung, zur Zeitintervallabschätzung: Der Beobachtungszeitraum beträgt 5us.

Wenn die RMW-Logik aktiviert wird, bewirkt sie eigentlich nichts anderes, als daß sie Dateneintragungen vom GDP aus in den Videospeicher abfragt, wenn es erforderlich ist modifiziert und schließlich in die vorgesehene Speicherstelle einschreibt. Dieser Ablauf ist natürlich sehr zeitkritisch, da während der Zeitspanne eines normalen Schreibzyklus zuerst noch gelesen und dann geschrieben wird. RMW verändert also den Videospeicherinhalt, ohne daß es der GDP mitbekommt.

Dies ist dann nützlich, wenn z.B. auf ein zum Teil weißes Bild noch gezeichnet werden soll. Ohne RMW wird dann weiß auf weiß gezeichnet, was dann natürlich unsichtbar ist. Mit RMW wird der Inhalt des Speichers erst einmal "angeschaut" (weiß oder schwarz) und dann entsprechend mit dem neuen Speicherinhalt modifiziert, d.h. wird auf einen hellen Hintergrund ein helles Rechteck gezeichnet, so erscheint dies mit RMW schwarz und ist damit sichtbar. Sehr nützlich ist dies z.B. für einen Maus-Zeiger, da dieser durch zweimaliges Zeichnen wieder verschwindet, ohne daß das Hintergrundbild zerstört wird.

Punkt hell (Low-Signal), liegt wegen der Invertierung an J10/2. Soll jetzt wieder ein heller Punkt geschrieben werden (also low), so wird der Ausgang J10/3 high und es wird ein dunkler Punkt in den Speicher geschrieben (siehe Bild 10, Signal 4164/-WR).

Die Verzögerung des Write-Signales für die DRAM-Speicher wird mit dem Load-Signal (J7/9) realisiert (siehe Bild 10, Signale LOAD und 4164/-WR). Mit J5/4, 5, 6 kann dieses Load-Signal mit Hilfe des RMW-Bits wieder gesperrt werden. Das OR-Gatter (J10/12, 13, 11) läßt ohne RMW das Schreibsignal DW (J28/14) original vom GPP passieren und mit RMW das Load-Signal.

Wird auf den Port 61h geschrieben, so wird J29/14 aktiviert und gleichzeitig der Ausgang J3/6. Dadurch wird auf den Scroll-Port (J26) ein Byte übergeben. Der Wert dieses Bytes (von 0 bis 255) wird als "Scroll-Wert" zur horizontalen Adresse aufaddiert. Wird z.B. der Wert 40h auf Port 61h ausgegeben, so wird der Bildschirminhalt um 40h = 64 dezimal Punkte nach unten gescrollt. Der Rest, der unten vom Bildschirm verschwindet, wird oben wieder hineingeschoben (zyklisches Rotieren des Bildschirmspeichers). Der kleinste Wert, der beim Scrollen eine Wirkung zeigt, ist zweit, da die Datenleitung D0 nicht an den Scrollport 61h angeschlossen ist.

Die Steuerung des Hardscrolls wird von dem -BLK und dem Steuersignal für den Seitenport (J6/6) gesteuert. Diese beiden Signale werden ODER-verknüpft (J4/1/2/3) und ergeben ein vorgezogenes CAS-Signal für die Addierlogik. Die Addition der Scroll-Werte wird nur bei CAS durchgeführt, und außerdem nur im Display Modus, um den Schreibzugriff und den Refresh des Speichers nicht zu stören. In Bild 11 sind es die Signale LS74/6 und -BLK, die ODER-verknüpft das Signal LS32/3 ergeben. Dieses verfrühte CAS-Signal aktiviert das Datenlatch A15574 (J26/1); damit wird der Scrolloffset an die Addierer J14 und J15 angelegt. Mit dem Aktivieren des Latches J26 wird zugleich der Übertrageseingang CI (Carry In) des niedrigerwertigen Addierers (J15/7) auf low gesetzt.

Die Addition des Scrolloffsets zur horizontalen Adresse ist in Bild 11 folgendermaßen nachzuverfolgen: Nachdem das Signal LS32/3 aktiv wird (=low), liegen am Addierer J15 der niedrigerwertigere Teil der Horizontaladresse (=90h) (Signale DAD3...DAD6) und der Offsetwert 02h (Signale D4..D1) an. DAD3 hat hierbei die höchste Wertigkeit und DAD6 die Niedrigste.

Die Signale M3...M6 präsentieren das Ergebnis der Addition, nämlich 92h. Auch hierbei ist M3 höherwertiger als M6. Mit der fallenden Flanke von -CAS können nun die DRAM-Speicherbausteine die manipulierte Horizontaladresse übernehmen. Nachdem das Scrollen faktisch erledigt ist, wird der Latchbaustein J26 wieder hochholog geschaltet (Signal LS32/3 wird high) und an den Eingängen der Addierer J14, J15 liegen High-Pegel an (Sicherheitshalber ist RN2 als Pull-Up-Widerstandsnetzwerk eingesetzt). Damit aber nicht 0FFh zu jeder folgenden Adresse hinzugezählt wird, wird gleichzeitig der CI-Eingang des niedrigerwertigen Addierers (J15/7) mit High-Pegel beschaltet.

Der Read-Modify-Write Vorgang kann in drei Schritten erläutert werden:

1. READ Will der GPP in eine Speicherzelle (1Bit) schreiben, wird die Leitung WE (Write Enable) am DRAM-Baustein kurzfristig "künstlich" auf high gehalten. Da jedoch die übrigen Signale wie Adressen, CAS und RAS stimmen, glaubt sich der betroffene DRAM-Baustein im Lese-Modus und gibt die gewünschte Bitinformation auf den internen Datenbus.

Im Timingdiagramm (Bild 10) ist zu erkennen: RMW-Modus ist eingeschaltet (Signal RMWENABL ist high).

Der GPP 9366 leitet einen (vermeindlichen) WRITE-Zyklus ein (Signal 9366/-WR ist auf low und die Signale J16/-RAS und -CAS werden nacheinander low). Der Baustein J16 befindet sich jedoch im Lesemodus (Signal 4164/-WR ist noch high) und gibt ein Bit aus (Signal J16/DO wird low). Die übrigen sieben DRAM-Bausteine sind nicht angesprochen, deren Datenausgänge sind hochholog (Signale J20/DO, J22/DO, J23/DO, J17/DO und J18/DO sind high, da für Logik-Analysator tristate und high nicht unterscheidbar sind). Die Wertigkeit (low) des Datenausgangsbit von J16 besagt, daß an dieser Stelle momentan ein heller Bildpunkt ist.

2. MODIFY Ist die Speicherinformation ausgelesen, wird sie nach folgendem Schema mit dem neuzuschreibenden Speicherinhalt verknüpft:

altes Pixel	neues Pixel	tatsächliches Pixel
hell (Bit =0)	hell (Bit =0)	dunkel (Bit =1) !!
hell (Bit =0)	dunkel (Bit =1)	hell (Bit =1)
dunkel (Bit =1)	hell (Bit =0)	dunkel (Bit =1)
dunkel (Bit =1)	dunkel (Bit =1)	dunkel (Bit =1)

(Pixel kommt von "picture element" und heißt: Bildpunkt, Bildelement.)

In Bild 10 ist zu erkennen, wie die Datenleitung, die zu den DRAM-Bausteinen führt (Signal 4164/DI), High-Potential annimmt. Das heißt, das tatsächliche Bildelement (Pixel) wird dunkel gezeichnet, obgleich der Prozessor 9366 ein helles Bildelement schreiben wollte (Signal 9366/DIN ist während der Beobachtungszeit low).

(0FFh + 01 = 00). Effektiv wird also zu den vertikalen Adressen Null dazugezählt.

NICOLET FARATRONICS




Bild 11

Timingdiagramm beim Hardscroll.

Dargestellt sind die Signale rund um den Addierer J15 (Manipulation des niedervertigeren Teils der Horizontaladresse).

Zum Abschätzen der Zeitintervalle: Der Beobachtungszeitraum erstreckt sich über 500ns.




Bild 10

Zur Abschätzung der Zeitintervalle: Der gesamte dargestellte Zeitraum beträgt 500ns.

Der Bildschirmspeicher kann über Port 60h rückgelesen werden. Dabei muß allerdings die Adresse des rückzulesenden Bytes im Bildschirmspeicher an das X- und Y-Register des Graphikprozessors übergeben werden und anschließend ins Kommandoregister der Befehl 0Fh eingetragen werden. Ist der Graphikprozessor im Display-Mode an der eingesetzten Adresse angekommen, legt der Graphikprozessor das Signal MFREE auf low und beim nächsten Ladeimpuls (J7/9) wird der Datenwert ins Latch J25 übernommen. Dieses Byte muß nun über Port 60h eingelesen werden, bevor das Ganze wieder von neuem beginnt (Setzen der neuen Adresse, Befehl 0Fh ausgeben, warten bis Adresse im Display erreicht).

In Bild 12 wird beispielsweise der Wert FEh aus dem Videospeicher ausgelesen. Bevor dieses Bild aufgenommen werden konnte, wurde auf den dunklen Bildschirm an der Stelle x=256 und y=128 ein heller Punkt gezeichnet (Kurzvektor). Danach wurden die selben x- und y- Werte in die oben erwähnten xlsb- und ylsb- Register des EF9366 eingetragen. Normaler-

3.WRITE
Das so behandelte Datenbit wird erst jetzt in die Speicherstelle eingetragen, indem die WR- Leitung auf low gezogen wird (Signal 4164/WR), noch bevor die Auswahl des Bausteins J16 beendet wird (-CAS und J16/-16 gehen wieder auf high). Wenn die Signale CAS und RAS unwahr werden, ist ein RMW- Zyklus abgeschlossen.

weise sind die Pixelkoordinaten mit den Speicheradressen nicht identisch, in diesem Fall funktioniert es aber. Nachdem der Wert 0Fh in das CMD-Register geschrieben ist, aktiviert der GDP beim Erreichen der vorgegebenen Speicheradresse die Leitung MFREE (Signal -MFREE wird low). Seitens des EF9366 wird nur ein Bildpunkt angesprochen, denn die Leitung -ALL ist schon am Anfang des Beobachtungszeitraumes unwahr (Signal -ALL ist high). Ist jedoch die Brücke JMP1 vor dem NAND-Gatter (J8/1,2,3) in der voreingestellten Position, wird der Demultiplexer 25LS2538 (J9) mit Hilfe der Gatter (J8/1,2,3) und (J8/4,5,6) dazu bewegt, alle -RAS- Leitungen auf low zu legen (siehe Signale -MFREE, -ALL, J8/3 und J7/QC).

J8/1,2,3 verknüpft die Ausgänge -ALL und -MFREE des GDP (J28), siehe Bild 12, Signale -MFREE, -ALL und J8/3. Eine Freigabe (Enable) des Demultiplexers J9 wird unterbunden, da die Enable-Eingänge -E1, -E2, E3, E4 zum Teil unwahre Information erhalten. Eingang -E1 wird von -DW des EF9366 angesteuert und ist zu diesem Zeitpunkt wahr, ebenso wie E3 (siehe Bild 12, Signal J7/QC). Die Eingänge -E2 und E4 des J9 sind hingegen unwahr beschaltet (siehe Bild 12, Signale J8/3, J8/6).

Der POL-Eingang des Multiplexers J9/12 schaltet alle Ausgänge in ihrer Polarität um. Ohne ein Lowsignal an POL zu diesem Zeitpunkt, wären alle Ausgänge von J9 auf '1'; durch POL=0 werden sie zu '0', d.h. alle Speicher erhalten ein identisches -RAS, das die Ausleseadresse definiert.

Damit geben alle acht DRAM-Bausteine ihre angewählte Bitinformation an den Latchbaustein (J25/3,4,7,8,13,14,17,18). In Bild 12 sind das die Signale D0, D1, D2, D3, D4, D5, D6 und D7. Die Signale D1...D7 repräsentieren hierbei Bildpunkte links vom Punkt x=256 und y=128 in der gleichen Bildzeile.

Mit dem Auftreten des nächsten LOAD-Impulses (negative Clock-Impuls vom ODER-Logik) erhält Latch J25 einen Clock-Impuls vom ODER-Baustein (J3/11) und speichert die Bildschirminformation (in Bild 12 die Signale -MFREE, LOAD und J25/CLK).


Beide sich JMP1 in seiner alternativen Position, würde der Demultiplexer J9 normal arbeiten können; nur ein Bit würde

ausgelesen werden. Alle übrigen Datenausgänge wären hoch-

ohrig und der Hauptprozessor (Z80 oder 680xx) würde sie als

high erkennen. JMP1 wird jedoch nur beim Betrieb des EF 9367 umgesteckt, um die übrigen GDP-Funktionen zu ermöglichen,

ein Rücklesen des Videospeicherinhaltes ist damit (noch) nicht möglich.



Takterzeugung.

Zur Abschätzung der Zeitintervalle: Der Beobachtungszeitraum erstreckt sich über lus.

Der EF 9366 über gibt eine 14 Bit große Adresse für acht Bildpunkte auf einmal (Byte) an seinen Ausgängen DAD0 (J28/37)...DAD6 (J28/59). Aufgrund einer Eigenart des EF9366 erscheint am Ausgang DAD0 das jeweils höchstwertigste Adressbit und an DAD6 das Niederwertigste. Die Byteadressen werden gemultiplext, d.h. da nur sieben Ausgänge vorhanden sind, wird die Adresse auf zweimal übertragen; zuerst die Niederwertigen dann die höherwertigen sieben Bit. Dieser Vorgang wird durch die Signale CAS und RAS gesteuert, und zwar jeweils zur abfallenden Flanke von RAS bzw. CAS wird ein Adressteil übernommen. Die Adressausgänge DAD führen über die Addierstufen J14 und J15 zu den DRAMS. In Wirklichkeit werden die 64kBit-DRAM-Bausteine aber mit zweimal acht Addressbits versorgt, wobei das achte Bit durch die zusätzliche Hilfslogik mit J12 (Seitenlogik) erzeugt wird. Mit den Ausgängen MSL0 (J28/6)...MSL2 (J28/7) kann der EF9366 darüberhinaus auch noch einzelne Pixel adressieren (Auswahl eines von acht DRAM-Bausteinen). Sie werden zum Baustein J9 geleitet, einem 3 zu 8 Decoder mit einigen Besonderheiten:

J9 decodiert die an seinen Eingängen (A,B,C) anstehende Information und schaltet jeweils einen Ausgang J9/11,9,8 usw. auf low. Dadurch wird ein RAS erzeugt, und die Adressen dem jeweiligen Speicherchip übergeben. Die Besonderheit von J9 ist, daß sich die Polarität der Ausgänge J9/11,9,8,18,19,1,2,3 mittels des Einganges POL (J9/12) steuern läßt: Wenn POL auf high ist, herrscht am Ausgang negative Logik vor, wenn POL auf low ist, sind die Ausgänge auf positive Logik eingestellt. Dieser Effekt wird u.a. im Rücklesemodus ausgenutzt. Des Weiteren können alle Ausgänge mit vier Enable-Eingängen gesperrt werden. Dabei nehmen alle Ausgänge gleichen Pegel an. Ob sie entweder high oder low werden, hängt von der Information am POL-Eingang ab.

Die Ausgabedaten der RAM's führen an die Eingänge des 8-Bit Schieberegister J13. Jeweils zu Beginn eines neuen Takt-schritts werden die 8 Punktdaten beginn übernommen, gesteuert durch den LOAD-Impuls von J7. Während der Blank-Zeit, gesteuert durch BLK (J28/25), wird der LOAD-Impuls an ODER-Gatter J4/12,13,11 unterbunden. Im Schieberegister J13 wird

die feste '1' des 'Serial Inputs' (J13/1) übernommen. Eine '1' entspricht einem dunklen Bildpunkt.

Die aus dem Schieberegister hinausgeschobenen Daten (J13/13) werden am ODER-Glied (J4/9,10,8) mit dem Punkttaakt (14 MHz) verknüpft und der Mischstufe zugeführt. Sie besteht aus den Invertern (J1/9,8), (J1/13,12), den Widerständen R1...R3 und dem Transistor T1. Hier wird noch ein Synchronisationsignal, das vom GPD generiert wird (J28/34), hinzugeaddiert. Das Signal gemischt steht mit einem Quellwiderstand von 75 Ohm zur Verfügung. Am Ausgang BUI liegt dann das BAS-Signal an. Am Ausgang ST3 liegen die Video-Signale mit TTL-Pegel an, wobei die Synchrosignale und das Videosignal jeweils invertiert werden können (JMP4/x).

7.2 Hinweise zum Monitoranschluß:

VS - Signal: Eine logische Eins geht direkt an ST3/9 (nichtinvertiert) wenn JMP4/6 gesetzt ist. Ist JMP4/5 gesetzt, wird das VS - Signal negiert an ST3/9 geführt.

HS - Signal: Eine logische Eins geht direkt an ST3/8 wenn JMP4/4 gesetzt ist. Ist JMP4/3 gesetzt, wird das HS - Signal negiert an ST3/8 geführt.

VI - Signal: Eine logische Eins geht direkt an ST3/7 wenn JMP4/2 gesetzt ist. Ist JMP4/1 gesetzt, wird das VI - Signal negiert an ST3/7 geführt.

Bei Verwendung eines normalen Monitors wird die BAS- Buchse BUI verwendet, soll ein TTL-Monitor z.B. ein IBM - Monitor angeschlossen werden, benötigt man das Video-Signal (nur Bildinformation) und zusätzlich die Synchronisationssignale (HS und VS). Deshalb wird der Monitor an ST3 angeschlossen. JMP4 ist so eingestellt, daß ein IBM-Monitor funktioniert. Bei kompatiblen Monitoren kann allerdings, aufgrund der verschiedenen Horizontalfrequenzen auftreten, daß der Monitor nicht synchronisiert. Sollten Sie diese Frequenz am Monitor nicht per Drehpotentiometer verändern können, besteht keine Möglichkeit den Monitor anzuschließen.

ST1 verwendet man intern für Messzwecke oder zum Anschluß der alten HCOPY/MAUS Baugruppe.

Strom

CLÖTK

A7

A6

A5

A4

A3

A2

A1

A0

B5/B4

B3

B2

B1

B0

E7

E6

E5

E4

E3

E2

E1

E0

F7

F6

F5

F4

F3

F2

F1

F0

G7/G6

G6/G5

G5/G4

G4/G3

G3/G2

G2/G1

G1/G0

G0/G1

Bild 12
Auslesen des Videospeicherinhaltes (hier Datum FEh).
Zum Abschätzen der Zeitintervalle: Der Beobachtungszeitraum beträgt 1us.

Der Arbeitstakt der GPD64HS wird über den Quarz Q1 und dem Takttgenerator J11 erzeugt. Es sollte darauf geachtet werden, daß auf Grund der hohen Taktrate ein 7404 ohne LS eingesetzt wird! Der Bildpunktakt liegt am Punkt C der 7-poligen Stiftleiste am oberen Platinenrand.

Der 14MHz Bildpunktakt führt direkt zum Schieberegister J13 (wird später erwähnt) und zum Zähler J7, der die sonstigen im System benötigten Signale erzeugt. J7 zählt von 8 bis F und lädt sich nach Überschreiten von 'F' wieder selbst über die Eingänge A, B, C und D (J7/3, 4, 5, 6). Der Grundtakt steuert das Schieberegister J13 über J13/7 (Punktakt der Graphik). Weiter führt er zum Videomischer J4/10. Dadurch ergibt sich ein Punktakt von 71 ns. Der Grundtakt der mit dem Zähler J7 maximal durch acht geteilt wird, ergibt einen Systemtakt von 1,75 MHz, der am Ausgang J7/12 ansteht und als CK zum GPD geführt wird. Über IC J8/8 wird das CAS - Signal für die Speicher erzeugt. Um Störungen zu vermeiden, darf in ein Bild nur dann geschrieben werden, wenn der Strahl außerhalb des darstellbaren Bereiches liegt. Der GPD (J28) teilt dies durch seinen BLK- (Blank) Ausgang J28/25 mit, der an den Eingang B von J12 8J12/2) gelegt ist. Der Eingang A wird von einer Taktflanke, die mit J6 zwischen RAS und CAS liegt, belegt. Dadurch wird die Adresse einer aktuellen Seite nur zum erlaubten Zeitpunkt umgeschaltet, da die dynamischen Speicher die Adressinformation ja sequentiell angelegt bekommen.

In Bild 13 sind diese Signale noch einmal abgebildet.

8. Anwendungsbeispiele

8.1. Grafikzeichen direkt eingeben:

Nach dem Einschalten erscheint (mit CPU Z80) das Flomon-Grundmenü. Drückt man nun CTRL-C gefolgt von ESC ESC G, so wird auf den Grafik-Modus umgeschaltet. Nun ist der Grafikprozessor bereit, Grafikbefehle aufzunehmen. Die Eingaben sind jetzt nicht mehr sichtbar.

Beispiel: Drücken der Taste 'Z', der gesamte Bildschirm gelöscht, es ist alles dunkel und auch kein Cursor zu sehen. Durch Eingabe von M 100 100 wird der Anfangspunkt mit den Koordinaten x=100, y=100 festgelegt. Danach zeichnen wir ein Rechteck. Der Befehl hierzu lautet: R30 30 (Rechteck mit 30 x 30 Punkten, aber aufgepaßt, weil der Bildschirm 256 x 512 Punkte hat, wird dieses Rechteck kein Quadrat! Um ein Quadrat zu erhalten muß eine Seite dementsprechend geteilt werden : R30 15)

Beim Einschalten des Grafikmodus wird automatisch die Seite 0 angewählt. Nun ist es aber auch möglich, eine andere der 4 Seiten auszuwählen. Der Befehl P n cr macht dies möglich, wobei n der Parameter zur Festlegung der Schreib- und Leseseite ist: (n = Schreibseite x 4 + Leseseite). P 10 cr (cr=RETURN) wählt also die Seite 2 als Schreib- und Leseseite aus. Will man verschiedene Seiten der Reihe nach anzeigen, verwendet man den X - Befehl. X n cr ist die Befehlsyntax, wobei n die Zeitdauer der Anzeige darstellt (n= Multiplikator * 20 ms).

Eine kleine 'Programm' - Sequenz:
Achten Sie bitte darauf, daß die Grafikbefehle in Großbuchstaben eingegeben und mit RETURN abgeschlossen werden müssen.

Nach dem Einschalten des Computers gehen Sie wie folgt vor:
(Vorsicht, jetzt sehen Sie nicht mehr, was Sie eintippen.)

```
Z
M100 100
R 20 20
P 5
R 30 30
P 10
R 40 40
P 15
R 50 50
X 20

(Bezeichnung)
Anfangskoordinaten)
(Rchteck x=20, y=20 zeichnen)
(Sseite 1 auswählen)
(Rechteck x=30, y=30 zeichnen)
(Sseite 2 auswählen)
(Rechteck x=40, y=40 zeichnen)
(Sseite 3 auswählen)
(Rechteck x=50, y=50 zeichnen)
(Sseiten 0...3 zyklisch anzeigen)
```

Programmbeschreibung:

Nachdem mit M100 100 ein Anfangspunkt festgelegt wurde, wird ein Rechteck auf die Seite 0 gezeichnet. Nun wird mit dem P - Befehl die nächste Seite angewählt und ein größeres Rechteck konstruiert. Zum Schluß wird mit X 20 ein zyklisches Anzeigen aller Seiten gestartet. Gestoppt werden kann dieser Vorgang durch Eingabe von X 0. Es wird bei der augenblicklich angezeigten Seite angehalten.

8.4 Kleines Hardcopyprogramm unter CP/M 2.2

Die nachfolgende Hardcopyroutine ist für den Einsatz unter CP/M 2.2 gedacht, als nachträglich zu ladende Hilfsroutine für EPSON FX80-Drucker mit paralleler Schnittstelle. Sie belegt den RAM-Speicher oberhalb von CP/M ab der Adresse F900h. Das Ende des Programmes inklusive Bufferbereich ist bei FC42h. Der FLOMON-Zeiger FREEM (F031h) wird nicht beachtet bzw. aktualisiert. Die SER-Hilfsroutine kann dazugeladen werden, wenn sie im verbleibenden RAM-Bereich zwischen FLOMON-Ende (dorthin zeigt der Inhalt von FREEM) und F8FFh Platz findet.

```
.Z80
0000'          cseg
;*****;
;* Programm fuer Hardcopy
;* Starten mit GDIHCOP
;* A C H T U N G : Bei ältere GDI 64k als r8 sind Änderungen *
;* auf der GDI erforderlich.
;* Ralf Röttgen   22 Dezember 1987
;*****;

ld de,Text      ; Statuszeile ausgeben
ld c,0fh        ; Kennung fuer "print String"
call 0005h
ld hl,10        ; Startadresse
ld de,01900h    ; Zieladresse
ld bc,hl-10    ; Zahl der zu kopierenden Bytes
ldir           ; Programm kopieren
ld hl,Check     ; Adresse der Check-Routine
ld (readah),hl  ; Console-Input umlenken (60 k CP/M)
ret

Text:
db 1bh,1bh,'G'
db 'p0',0dh,'L0 0 511 0 511 12 0 12',0dh
001A' 18 1B 47
001D' 50 30 00 4C
0021' 30 20 30 20
0025' 35 31 31 20
0029' 30 20 35 31
002D' 31 20 31 32
0031' 20 30 20 31
0035' 32 00
0037' 40 34 33 30
0038' 20 32 00 42
003F' 48 61 72 64
0043' 63 65 70 79
0047' 20 5E 40 00
```

8.2. Oben beschriebenes Beispiel als Basic-Programm:

Die Grafikbefehle werden hier durch BASIC übertragen. Mit CHR\$(27) wird die Taste ESC dargestellt. Achten Sie auch hier darauf, daß Grafikbefehle nur in Großbuchstaben eingeben werden.

```

1 Print CHR$(27);CHR$(27);"G"
2 Print "Z;P0,"
3 Print "M100 100"
4 Print "R20 20"
5 Print "P 5 "
6 Print "R30 30"
7 Print "P 10"
8 Print "R40 40"
9 Print "P 15"
10 Print "R50 50"
11 Print "X20"

```

8.3. Die gleiche Routine in TURBO PASCAL.

```

program test;
BEGIN
  writeln (#27,#27,'G');
  writeln ('Z;P0,');
  writeln ('M100 100');
  writeln ('R20 20');
  writeln ('P 5 ');
  writeln ('R30 30');
  writeln ('P 10');
  writeln ('R40 40');
  writeln ('P 15');
  writeln ('R50 50');
  writeln ('X 20');

END.

```

Nach Starten des Programmes werden wie auch im BASIC - Programm alle vier Seiten der Reihe nach angezeigt. Da auf jeder Seite ein Rechteck verschiedener Größe abgebildet ist, bekommt man den Eindruck, ein wachsendes Rechteck vor sich zu sehen.

Weitere Befehle finden Sie im Buch 'Rechner modular' beschrieben, dessen Bestellnummer der Einführung zu entnehmen ist.

```

004B'      50 35 00 4C
004F'      30 20 30 20
0053'      35 31 31 20
0057'      30 20 35 31
005B'      31 20 31 32
005F'      20 30 20 31
0063'      32 00
0065'      40 34 33 30
0069'      20 32 00 42
006D'      48 61 72 64
0071'      63 6F 70 79
0075'      20 5E 40 00
0079'      41 24
007B'      10:
                                db 'A$'
                                .Phase of 900h
Check:    call 0f003h ; eingegebenes Zeichen laden
          cp 0   ; Control 0 als Startzeichen
          jp z,HCOPY ; Hardcopy austiehren
          and 7fh ; Bit 7 loeschen
          ret

F900      CD F003
F903      FE 00
F905      CA F90B
F908      EF 7F
F90A      C9

F90B      21 0000
F90E      39
F90F      22 FA0F
F912      31 FC41
F915      CD F937
F918      3E 20

F91A      C5
F91B      4F
F91C      06 00
F91E      F5

F91F      E5
F920      CD F968
F923      CD F930
F926      CD F9E7
F929      E1
F92A      F1
F92B      C1
F92C      30
F92D      C2 F91A

                                HCOPY:
                                ld hl,0 ; H-L-Register loeschen
                                add hl,sp ; Stackpointer nach H-L kopieren
                                ld (0fdbstack),hl ; alten Stackpointer retten
                                ld sp,Stack ; Stackpointer laden
                                call InitRX80 ; Initialisierung des Druckers
                                ld a,32 ; Zahl der Druckzeilen
                                ; (Punkte pro Zeile / 8)

                                Loop1:
                                push bc
                                push bc
                                ld c,a ; Zeilenanzahl uebernehmen
                                ld b,0 ; QD-Zeile »0
                                push af ; Wiederholungsfaktor sichern
                                push hl
                                push hl
                                call GetLine ; eine Druckzeile abtasten
                                Call InitLine ; Drucker fuer die Ausgabe
                                ; dieser Zeile initialisieren
                                Call PrintLine ; Zeilenpuffer ausgeben
                                pop hl
                                pop af ; Wiederholungsfaktor laden
                                pop bc
                                dec a ; Druckzeile a um 1 erhöhen
                                dec a
                                jp nz,Loop1

                                ld hl,(0fdbstack) ; H-L mit altem Stackpointer laden
                                ld sp,hl ; Stackpointer restaurieren
                                jp Check ; Eingabe des nächsten Zeichens

```

Hardcopyprogramm für 680xx

```

F99E DB 60 ; Speicher auslesen
F9A0 D5
F9A1 C5 push bc
F9A2 CD F9BC call Sortiere ; Speicher sortieren
F9A5 C1 pop bc
F9A6 D1 pop de
F9A7 E5 push hl
F9A8 EB ex de,hl ; vertausche DE mit HL
F9A9 11 0008 ld de,8 ; lade 8 nach DE
F9AC 19 add hl,de ; addiere HL mit DE
F9AD EB ex de,hl ; vertausche HL mit DE
F9AE E1 pop hl
F9AF 7A ld a,d ; wenn 512 Bit = eine Zeile
F9B0 06 02 sub 2h ; noch nicht ausgelesen
F9B2 20 D4 jr nz,NBYTE ; springe nach
F9B4 79 ld a,c ; wenn 8 Zeilen ausgelesen
F9B5 06 08 sub 8 ; springe zurück ins
F9B7 C8 ret z ; Hauptprogramm
F9B8 C3 F97E inc c ; erhöhe Anzahl ausgelernter Zeilen
F9B9 C0 jp Getline
F9BC 5F Sortiere: ld e,a ; ausgelernter Wert nach e
F9BD 16 00 ld d,0 ; Zähler auf 0
F9BF 14 inc d ; Zähler um 1 erhöhen
F9C0 7B ld a,e ; aktueller Wert nach a
F9C1 07 rla ; rotiere Akku links cyclisch
F9C2 5F ld e,a ; rotiertes Byte nach e
F9C3 7E ld a,(hl) ; Speicherinhalt nach a
F9C4 17 rla ; rotiere Akku links durch Übertragb.
F9C5 77 ld (hl),a ; neuer Speicherinhalt nach HL
F9C6 23 inc hl ; HL = Speicherzelle incrementieren
F9C7 3E 08 ld a,8
F9C9 92 sub d ; wenn d = 8

F9CA C2 F9BF jp nz,Sort ; neues a von GOp lesen
F9CD 01 FA11 ld bc,Buffer ; HL = Buffer + 512 (200h)
F9D0 7C ld a,h ; wenn 512-ten Speicher erreicht
F9D1 06 02 sub 2 ; neues GOp-Byte laden und
F9D3 90 sub b ; Speicherzelle auf anfangswert
F9D4 C2 F9DF jp nz,Sortset ; wenn niedervertige Bytes gleich
F9D7 70 ld a,l ; dann springe nicht nach
F9D8 91 sub c ; dann springe nicht nach
F9D9 C2 F9DF jp nz,Sortset ; Speicherzelle auf Anfangswert
F9DC 21 FA11 ld hl,Buffer ; Speicherzelle auf Anfangswert
F9DF C9 Sortset: ret ; Port 70h auslesen
F9E0 DB 70 in a,(70h) ; wenn 4 Bit = 1 dann
F9E2 E6 04 and 4 ; springe zurück
F9E4 C0 ret nz ; warten
F9E5 18 F9 jr warten

```

Diese Hardcopyroutine für die Prozessoren 680xx läuft unter JADOS, sowie im RDK- Grundprogramm. Unter CP/M68k können damit keine Hardcopys angefertigt werden.

Zum Betrieb mit der CPU68k (Prozessor 68008) müssen beispielweise folgende Voraussetzungen erfüllt werden:

- Jumper JMP2 auf der CPU-Platine muß gesteckt werden, da INT und NMI gleichzeitig aktiviert werden müssen.
- Die Rechnerkonfiguration muss aus BANK/BOOT mind. 256kB RAM ab ADR.00000 und dem Grundprogramm auf der Bank E bestehen.
- Die Ausgabe erfolgt über die parallele Schnittstelle (Port 40h/41h) an einen EPSON-Drucker.
- Auf der Bank E müssen 32k RAM ($4 * 6264$) eingesteckt werden.
- Das Programm benötigt als Buffer 16kByte RAM ab der Adresse \$2A000.

Nachdem das Programm eingegeben ist, wird es assembled und als Bibliothekseintrag aufgerufen.

B I T S S O R T I E R E N U N D A B L E G E N

*->>> Routine mehr als 3 mal schneller als "MOVE10" und "CNP"

MOVE	D6,D7	*- CPU-Kennung nach D7 und
MULS	#\$8,D7	*- multiplizieren mit GPD Y-LSB Reg.
MOVEA,L	A2,A4	*- IO-Adresse GPD nach A4
ADD,A,W	D7,A4	*- und Y-1sb register addieren (\$7B)

SORT:

CLR,L	D0	*- Register fuer HCOPY-BYTE
LEA,BUF,(A5),A2	*	*- Buffer nach A2
CLR,L	D7	*- Zeilenzaehler

LOAD:

CLR,L	D4	*- Register fuer HCOPY-BYTE
MOVE,B	(A2),D4	*- Byte nach D4
MOVE,B	D4,D5	*- Aufschreiben und
ROR,L	#1,D4	*- Bit 1 markieren
MOVE,B	D4,(A2)+	*- zurueckspeichern
ANDI,B	#1,05	*- Platz fuer Bit 1
ROL,B	#1,00	*- und Verknuepfen
ADD,B	D5,00	*- Platz fuer Bit 1
ADDO	#1,07	*- Bitzaehler
CMP1,B	#8,D7	*- Byte fertig ?,
BLT,S	LOAD	*- Negieren fuer Drucker
NOT,B	D0	*- In Speicher ablegen
MOVE,B	DO,-(A4)	*- Spaltenzaehler
ADDO	#1,D6	*- Alle Spalten fertig ?
CMP1,B	#3,D6	
BLT,S	SORT	

RTS

STEUERZEICHEN_A_N_DRUCKER		
*: DRSETZL:		*- Schicke eine Zeichenserie an den
CLR	D4	
MOVE,B	(A1)+,D4	*- Drucker Adresse in A1, erstes Zeichen
SUBQ,B	#1,D4	*- Anzahl der Zeichen in der Serie -1
DRSETZL:		
MOVE,B	(A1)+,DO	*- Nach DO und
MOVEQ	#1,0,D7	*- ausgeben
#1		
TRAP	D4,DRSETZL	*- bis alle

RTS

*->>> Je nach Drucker veraendern <<		
DBZSTL:	DC,B,4,\$0,\$1B,'3','23	*- <CR>, Vorschub 23/216
DBTTH:	DC,B,9,\$A,\$1B,'1','8,\$B,'1','0,2	*- Rand 8, Doppelte Dicthe
DINORM:	DC,B,10,\$0,\$A,\$A,\$1B,'\$7,\$7,\$7,\$A	*- Vorschub, Init, Bell

H C E N D E :

END		
-----	--	--

GDPH1:

BTS1,B	#2,(A2)	*- Bit 2 pruefen, wenn 1,
BEQ,S	GDPH1	*- dann GPD fertig, sonst warten
SUBA,W	D6,A4	*- LSB-Port X (\$7B) nach A4
ROR,W	#8,01	*- Rotiere rechts 1 Byte
MOVE,B	D1,(A4)	*- MSB Port X (47B) (Positionieren)
ROL,W	#8,D1	*- Rotiere links wieder zurueck
ADD,A,W	D6,A4	*- LSB Port X (\$79) nach A4
GDPH2:		*- Langwortzaehler (16 * 32 = 512)

CRIBTY1:

BTS1	D5,D4	*- Langwort (32 Bit) nach D4
MOVEQ	#32,1,05	*- 32 Punkte (Langwort)
CRIBTY1:	BTS1	*- Bit-Test, Bit: D5, in D4
BNE,S	CRIBTY2	*- Nicht gesetzt = kein Punkt

CRIBTY2:

BTS1,B	#2,(A2)	*- Bit 2 pruefen wenn 1,
BEQ,S	GDPH2	*- dann GPD fertig, sonst warten
MOVE,B	D1,(A4)	*- LSB-Port X (\$79) (Positionieren)
NOP,E,B	#\$80,00	*- Kurzvektor mit einem Punkt laden
BRA,S	CRIBTPR	

CRIBTDA:

BTS1,B	D5,D4	*- Nächstes Bit testen
BNE,S	CRIBTNO	*- Sonnung wenn kein Punkt.
ADDO	#1,01	*- sonst X Achse + 1 und
ADDI	#328,00	*- Kurzvektor + 1 Punkt
CMP1,B	#\$F8,DO	*- bis max. 4 Punkte,
BEQ,S	CRIBTKY	*- dann unbedingt Ausgabe

CRIBTIPR:

DBRA,S	D5,CRIBTDA	
--------	------------	--

CRIBTNO:

ADDO	#1,05	*- Bitzaehler korrigieren
------	-------	---------------------------

CRIBTKU:

MOVE,B	DO,(A2)	*- 1 - 1 Punkte an GPD ausgeben
--------	---------	---------------------------------

CRIBTY2:

ADDO	#1,01	*- Bit + 1
DBRA,S	D5,CRIBTY1	*- 32 mal (Langwort)
CMP1,W	#256,01	*- zweite Bildhälfte erreicht ?
BNE,S	CRINOMSB	*- dann MSB Port X setzen

GDPH3:

BTS1,B	#2,(A2)	*- Bit 2 pruefen wenn 1,
BEQ,S	GDPH3	*- dann GPD fertig, sonst warten
SUBA,W	D6,A4	*- MSB Port X (\$78) nach A4
ROR,W	#8,01	*- Rotiere rechts 1 Byte
MOVE,B	D1,(A4)	*- MSB Port X (47B) (Positionieren)
ROL,W	#8,D1	*- Rotiere links wieder zurueck
ADD,A,W	D6,A4	*- LSB Port X (\$79) wieder nach A4

8.6 Hardscrollprogramm für 680xx

```

CRTRNMSB:          D3.CRTBYTE * Nachstes Langport in Zeile
DBRA.S            D6,A4   *~ Zwei mal CPU-Kennung addieren.
ADDW,W           D5,A4   *~ Zeilen-Port dann wieder = ($/B)
ADDW,W           D5,CRTZELLE * Nachste Zeile
DBRA.S            D2,CRTZELLE

RTS

*-----*
*:  B I L D S P E I C H E R  I N V E R T I E R E N  *
*-----*
*; HCINVERS:
*; LEA     BILDSP,A0    *~ Startadresse
*; MOVE   #32*128-1,07  *~ Zaehler
*; HCINV1:
*; LEA     DZABST(PC),A1  *~ Langport in d0
*; MOVE.L (A0),D0        *~ invertieren
*; NOT.L  D0              *~ und zurueck, A0 erhohen
*; MOVE.L  D0,(A0)+       *~ 16 k MBL
*; DBRA.S  D7,HCINV1

RTS

*-----*
*:  H C O P Y  A U F  D R U C K E R  *
*-----*
*; CLR    D1              *~ D1 = Zaehler fuer Bytes in Bildspeicher
*; MOVE   #32-1,03         *~ 32 * 8 = 256 Zeilen
*; KOPSP1:             D8ITIM(PC),A1  *~ Bit Image Graphik laden
*; LEA     DBSETZ          *~ und ausfuehren
*; BSR    DBSETZ          *~ 64 * 8 = 512 Punkte / Zeile
*; MOVE   #64-1,D2         *~ 64 * 8 = 512 Punkte
*; KOPSP0:             D8IFC+8(A5),A4  *~ A4 = Hilfsbuffer fuer Hardcopy
*; LEA     BUFH(A5),A2      *~ A2 = Hilfsbuffer
*; MOVE   #BUFH(A5),A2      *~ A3 = Bildspeicher Start
*; LEA     BILDSP,A3        *~ gelesene Bildpunkte addieren
*; ADDA  D1,A3             *~ 8 Bytes fuer 810x einlesen
*; MOVEQ  #8-1,00
*; KOPSP1:             D8ITIM(PC),A1  *~ Bildspeicherbyte nach A2
*; ADDA  #64,A3             *~ A3 + 64 = Bildpunkt naechste Zeile
*; ADDQ  #1,01               *~ Bildpunktzaehler erhoelen
*; DBRA.S  D0,KOPSP1
*; BSR,S Sortieren
*; MOVEQ  #8-1,05             *~ 8 Byte an Drucker
*; MOVE.B (A4)+,D0           *~ Hilfspeicher nach do
*; MOVEQ  #10,07               *~ und an Drucker ausgeben
*; TRAP   #1
*; DBRA.S  D5,HCOPY
*; DBRA.S  D2,KOPSP0
*; ADDI   #448,01             *~ 448 Bildpunkte addieren = 7 Zeilen
*; DBRA.S  D3,KOPSP
*; LEA     DINORM(PC),A1      *~ Drucker wieder in normalen
*; DBSETZ          *~ Modus setzen
*; BSR    DBSETZ
*; RTS
*-----*
*:  Voreinstellungen:  *~>>> S T A R T <<<
HS:           *~>>> S T A R T <<<
MOVEML,D0-D7/A0-A4,-(A7)  *~ Register auf Stack retten
LEA  GPR,A3   *~ A3 = 1/0 Adresse des GDP-Port
*~ LEA  TEXT,A4   *~ A4 = Text-Start .. oder ..
MOVEAL,D0-D7/A0-A4,-(A7)  *~ A4 = Zeiger auf aktuellen Textstart
MOVEAL,D0-D7/A0-A2         *~ A2 = Pointer fuer Startadresse
HNSCR:
*~ BSR  #2,(A3)   *~ Bit 2 pruefen, wenn 1,
BED,S HNSCR          *~ dann GDP bereit, sonst warten
MOVE,B #$04,(A3)         *~ Gp - Bildschirm löschen

```

				* ----- Ausgabe bis 1. Seite voll:
HSSR1:				
B1S1.B	#? (A3)			* Bit 2 prüfen, wenn 1,
BEQ.S				* dann GPP bereit, sonst warten
MOV1.B	#\$11.CP#*\$3(A3)			* Scroll-Register auf 0
CIR	D6			CLR-B
CIR	D5			MOVQ #8B-1,0/
MOVE.B	#?D?			CLRB KFRES
MOVE.B	#?48,D?			TST.B D5
MOVE				BNE.S HSSR3
BSR				TST.B D7
BSR				BEQ.S HSSR2
BSR				MOVE #3000.D3
BSFTX0				HSSR11
*	----- .. Zeichen ausgeben:			
HSAUS:				
TST.B	D5			* Kern noch 1. Seite,
BEQ.S	HSSM011			* dann nicht warten
MOV1.B	#\$0FFD100.D4			* Warteschleife zur Beeinflussung
HSAUSW1:				* der Ausgabe-Geschwindigkeit
NOP				
DIBA.S	D4, HSAUSW1			
HSAUSW1:				
MOVE.B	(A1),D0			* - - - - - Ausgabe scrollen vorwärts:
TST.B	D0			
BEQ.S	HSSM011			
CMPL.B	#\$0D,00			
SUBQ				
BRA.S	HSSM02			
BEQ.B	D5			
BSR				
BSR				
SUBQ	#1,07			
BRA.S	HSSM03			
HSAUS:				
B1S1.B	#2, (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3)			
SUBQ	#1,D			
BRA.S	HSAUS			
HSAUS:				
B1S1.B	#? (A3)			
BEQ.Q	D0, (A3			

```

HSNURV:
    CMP1.B #2,05          ** Wenn Textende, kein vorwärtsscrollen
    BEQ.S HSNURR
    CMP1.S #$18,00          ** <CTRL+X> vorwärts
    BEQ.S HSNOSTOP
    RTS

HSNURR:
    MOVE.B #$00,SCROLL      ** Scroll-Register auf 0 zurück
    MOVE.L (A7)+,00-D7/A0-A4  ** Register vom Stack zurück
    RTS

* ----- Auswertung <ESC>, <CTRL+E>, <CTRL+X> und <SPACE>:
HSNC1:
    MOVE.B KEYDAT,00
    TST.B D0
    BMI.S HSNOSTOP
    CMP1.B #$1B,00
    BEQ.S HSEND
    CMP1.B #$20,00
    BEQ.S HSAITKO
    TST.B D5
    BEQ.S HSR2
    CMP1.B #$205,00
    BEQ.H HSRM
    BRA.S HSNOSTOP
    HSWAITKO:
        CLR.B KEYRES
    HSWAITKI:
        MOVE.B KEYDAT,00
        TST.B D0
        BMI.S HSWAITK1
        CMP1.B #$20,00
        BNE.S HSWAITKO
        *! Seite, kein Richtungswechsel
        *! Tastatur-Port löschen
        *! Tastatur-Port einlesen, wenn 0,
        *! dann kein neues Zeichen eingegeben
        *! Zurück und warten
        *! Wenn <SPACE>, dann Ausgabe fortsetzen
        *! Sonst weiter warten
        *! ----- Scroll-Richtung auswerten:
        HSNOSTOP:
            CMP1.B #$18,00
            BEQ.S HSR1
            CMP1.B #$005,06
            BEQ.H RSSCR3
            HSR1:
                *! <CTRL+E> Vorrwärts-Scrollen gesetzt ?
                *! <CTRL+X> Rückwärts-Scrollen gesetzt ?
                *! <CTRL+Z> Ausgabe scrollen rückwärts:
                RSSCR3:
                    MOVE.B #2,(A3)
                    BEQ.S RSSCR3
                    MOVE.B #$01,(A3)
                    MOVE.B #85-1,07
                    BEQ.S KEYRES
                    BSR.H HSETX0
                    MOVEQ #80-1,03
                    RSBLK2:
                        BIST.B #2,(A3)
                        BEQ.S RSBLK2
                        MOVE.B #SOA,(A3)
                        DBRA.S D3,RSBLK2
                    RSSCR4:
                        BIST.B #2,(A3)
                        BEQ.S RSSCR4
                        MOVE.B #$00,(A3)
                        BSR.H HSETX0
                    *! Text-Position -1
                    *! Wenn 1, 00 löschen, wenn noch $FF, dann
                    *! war VSNC sofort da, warten bis
                    *! nächstes VSYNC-Signal anliegt (20 msec)

HSWAT12:
    MOVE #$FFFF,00          ** Voreinstellung D0
    HSWAT13:
        SUBO.B #ZEILEN,02          ** Verschiebung Linien / Umlauf ( 8 4 2 )
        MOVE.B D2,SCROLL
        DBRA.S D3,HSWAT12
        ADIQ #1,A4
        BRA.H HSUS
        *! <LF> im Textbuffer überspringen
        *! und nächste Zeile ausgeben
        *! ----- Rückwärts - Scrollen:
        HSRM:
            CMP1.B #$05,06          ** Nur bei Richtungswechsel
            BEQ.S RSSCR3
            MOVE.B D0,D6
            MOVEQ #31-1,04
            HSR1:
                MOVE.B -(A4),D0
                CMP1.B #$0A,DO
                BEQ.S HSRM1
                DBRA.S D4,HSRM1
                *! auf Bildanfang
                *! dann Taste ignorieren
                *! Scroll-Richtung nach D6 retten
                *! Zunächst im Text 31 Zeilen zurück
                *! Zeilenende
                *! Wenn schon rückwärts,
                *! dann GÖP bereit, sonst warten
                *! GÖP - Löschmode
                *! Zeichen / Zeile Zähler
                *! Tastatur-Port löschen
                *! Bit 2 prüfen, wenn 1,
                *! dann GÖP bereit, sonst warten
                *! GÖP - 5 * 8 Block zeichnen
                *! 80 Zeichen = Eine Zeile löschen
                RSBLK2:
                    BIST.B #2,(A3)
                    BEQ.S RSBLK2
                    MOVE.B #SOA,(A3)
                    DBRA.S D3,RSBLK2
                RSSCR4:
                    BIST.B #2,(A3)
                    BEQ.S RSSCR4
                    MOVE.B #$00,(A3)
                    BSR.H HSETX0
                    *! Bit 2 prüfen, wenn 1,
                    *! dann GÖP bereit, sonst warten
                    *! GÖP - Schreibmode
                    *! X-Register GÖP auf 0

```


9. Diverses

9.1 Ausblick

Korrekturen für dieses Handbuch werden in der Zeitschrift LOOP bekanntgegeben. Man sollte dann die fehlerhaften Stellen von Hand korrigieren.

9.2 Kritik

Bitte senden Sie uns die ausgefüllte Kritikkarte, die dem Rausatz beiliegt, zurück. Sie helfen uns, unsere Produkte und unseren Service noch besser zu gestalten. Für Fehlermeldungen und Verbesserungen, die dieses Handbuch betreffen, sind wir immer dankbar!

```

*----- X, Y - P O S I T I O N   G D P - R E G I S T R -----*
*----- Y-Achse in GPP-Register laden: -----*
HSSETX:          * Bit 2 prüfen, wenn 1,
BSI1.B #2,(A3)    * dann GPP bereit, sonst warten
BEQ.S HSSETY      * dann GPP bereit, sonst warten
MOV.E.B #2,(A3)    * ISB Port Y
ROR.W #8,02        * Rotiere rechts 1 Byte
ROR.W #8,02        * MSB Port Y
MOV.F.B #2,(A3)    * Roteire links, wieder zurück
ROR.W #8,02        * RIS

*----- X, Y-Register der GPP auf 0 setzen: -----*
HSSETX0:         * Bit 2 prüfen, wenn 1,
BSI1.B #2,(A3)    * dann GPP bereit, sonst warten
BEQ.S HSSETX0     * dann GPP bereit, sonst warten
MOV.E.B #$00,(A3)  * GPP - X-Register auf 0 setzen
RIS


*----- X, Y-Register von GPP auslesen: -----*
HSGETXY:         * Bit 2 prüfen, wenn 1,
BSI1.B #2,(A3)    * dann GPP bereit, sonst warten
BEQ.S HSGETXY    * dann GPP bereit, sonst warten
MOV.E.B CPU$H(A3),D1 * MSB Port X nach D1
ROR.W #8,01        * Byte nach Links schieben
MOV.H CPU$H(A3),D1 * dann LS Port X
MOV.L.B CPU$H(A3),D2 * MSB Port Y nach D2
ROR.W #8,D2        * Byte nach Links schieben
MOVE.B CPU$H(A3),D2 * dann LS Port Y
RIS


*----- Sonderzeichen in Tabelle suchen: -----*
HSGETMN:          * A3 = GPP 1/0 Port
MOV.M.I DO-D4/A1-A2,-(A.) * Register auf Stack retten
LLA HSTAB1(PC),A1    * A1 - Start Zeichen-Tabelle
LLA HSTAB2(PC),A2    * A2 - Start Matrix-Tabelle
LCA RCL.B #7,00       * Bit 7 auf 0 setzen
MOVEQ #7,1,D1        * Anzahl der Zeichen

HSGERIA:          * Zeichen mit Tabellenwert vergleichen,
CPU.B (A1)+,D0      * wenn gefunden, ausgeben
BEQ.S HSGERIB      * sonst Matrix +5 und
ADDC #5,A2          * nächste Zeichen vergleichen
DIRRA.S D1,HSGERIA  * Zeichen nun anzeigen
BR.A,S HSGERIC      * RIS
HSGERIB:          * Register vom Stack zurück
BSR.S HSGERR?      * RIS
HSGERIC:          * Register vom Stack zurück
MOVE.M.U (A1)+,DO-D4/A1-A2 * Register vom Stack zurück
RIS


```

Anhang A: Schaltplan







Anhang C: Bestückungsplan mit Layout Bestückungsseite



Anhang E: Layout Lötseite





Telefonservice
08 31- 62 11
jeden Mittwochabend
bis 20.00 Uhr



Graf Elektronik Systeme GmbH
Magnusstraße 13 · Postfach 1610

8960 Kempten (Allgäu)
Telefon: (08 31) 62 11
Teletex: 831804 = GRAF

Telex: 17 831804 = GRAF
Datentelefon: (08 31) 6 93 30

Filiale Hamburg
Ehrenbergstraße 56
2000 Hamburg 50

Telefon: (0 40) 38 81 51

Filiale München:
Georgenstraße 61
8000 München 40

Telefon: (0 89) 2 71 558 58

Öffnungszeiten der Filialen:
Montag - Freitag
10.00 - 12.00 Uhr; 13.00 - 18.00 Uhr

Geschäftszeiten: GES GmbH + Verkauf
Mo. - Do. 8.00 - 12.00 Uhr, 13.00 - 17.00 Uhr
Freitag 8.00 - 12.00 Uhr
Telefonservice